**对比文件名称**：2007-05-24_US2007114606A_发明申请_US20070114606A1 Semiconductor device and a method of manufacturing the same
**目标专利名称**：420制造磁性随机存取存储器的系统和方法CN102484111B
**模型名称**：DeepSeek-R1
以下是根据您的要求创建的特征比对表格及分析。
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：所述方法包含：将金属层的一部分形成为具有大体上直线状部分的源极线**<br>**《隐含公开》** | 对比文件图2及相应说明文字。例如，在图2中，第二层金属（M2）形成源极线（source wiring）12。结合说明书中关于布线布局的描述，例如第[0145]段提到“the second metal conductor layer for the source...”、“drain is extended to the pad 22 by the second layer wiring without traversing the gate electrode 7 but in parallel therewith”（漏极通过第二层布线延伸至焊盘22，而不跨越栅电极7，而是与其平行）。图2中源极线12（M2）的走向相对于栅电极7是平行的直线形状。 | 对比文件公开了一种半导体器件（功率MOSFET），其中第二金属层（M2）被图案化以形成用于源极和漏极的布线（第二层布线M2）。从图2的布局图可以看出，源极线（由M2层形成的导体层12）沿着单元块延伸，其形状是沿着特定方向延伸的直线状部分。虽然对比文件未明确使用“大体上直线状部分”的表述，但根据其布局图（图2）和“without traversing... but in parallel therewith”的描述，本领域技术人员能够直接且毫无疑义地认识到，为了实现布线的简洁性和低电阻，在M2层中形成的源极线必然具有直线状的部分。此技术特征在对比文件中被隐含公开。该源极线在对比文件中的作用是作为源极电流的公共路径，与目标专利中作为向多个晶体管供应电流的公共源极线的作用相同。 |
| **B：使用第一通孔将所述源极线在所述大体上直线状部分处耦合到第一晶体管**<br>**《隐含公开》** | 对比文件第[0141]段：“a second insulation film (interlayer insulation film) 30 is formed so as to cover the first and the second conductor layers 11s and 11d. Then, openings are formed in the second insulation film being situated on the conductor plug in contact with the P type source punch-through region 3 and the conductor plug P1 in contact with the N type drain region 9, respectively. Wirings 12s, 12d (second layer wirings M2) as the backing wirings for reducing the resistance of the wirings are connected by way of the openings to the first and the second conductor layers 11s and 11d, respectively.” 图1和图2显示了通孔（via）连接。 | 对比文件公开了第二金属层（M2，即源极线所在层）通过在第一绝缘膜（20）和第二绝缘膜（30）中形成的开口（即通孔）与第一金属层（M1）连接，而第一金属层（M1）又通过导体插塞（P1）连接到晶体管的源极区（N type source region 10）和穿透层（P type source punch-through layer 3）（参见图1）。因此，源极线（M2的12s部分）通过通孔、第一金属层（11s）和导体插塞（P1）的串联结构，耦合到了晶体管的源极。虽然对比文件未明确限定通孔位于源极线的“大体上直线状部分处”，但根据布线布局的常规设计，通孔通常设置在线路的延伸路径上以实现连接。本领域技术人员结合图2的布局，可以合理推断出源极线（12）上的通孔连接点位于其直线状延伸的部分上。此特征在对比文件中被隐含公开。 |
| **C：其中所述第一晶体管经配置以将从所述源极线接收的第一电流供应到第一磁性隧道结装置**<br>**《未公开》** | 对比文件全文。 | 对比文件公开的是一种用于高频功率放大的硅功率MOSFET器件，其晶体管（例如图1中的112）的功能是放大信号，其源极从源极线接收电流，漏极输出放大后的电流。目标专利中的晶体管功能是将从源极线接收的电流供应给一个特定的负载——磁性隧道结（MTJ）装置，这是MRAM存储单元的核心部件。对比文件的晶体管没有任何涉及磁性隧道结装置的功能、结构或配置。两者在技术领域（功率放大 vs. 存储器）、器件结构和功能目的上均存在根本差异。本领域技术人员无法从对比文件中得出或推理出晶体管被配置为向MTJ装置供应电流。因此，该技术特征未被对比文件公开。 |
| **D：使用第二通孔将所述源极线耦合到第二晶体管**<br>**《隐含公开》** | 同特征B的引用，对比文件图2和图3显示了多个晶体管单元共享同一源极线。例如，第[0157]段：“Power MOSFET arranged in the chip shown in FIG. 3 comprises a plurality of unit blocks connected in parallel.” | 对比文件公开的功率MOSFET芯片包含多个并联连接的单元块（图3），每个单元块内又有多个晶体管（图2）。从图2和图3的布局可以明确看出，同一条源极线（第二金属层M2的布线12）为多个晶体管单元提供源极连接。既然源极线通过通孔连接到第一个晶体管（如特征B所述），那么为了连接到第二个（以及更多个）晶体管，必然需要使用其他的通孔（即“第二通孔”）来实现同样的连接。这是本领域技术人员在看到多个晶体管共享一条电源线布局时的必然理解和常规设计。因此，该特征被对比文件隐含公开。 |
| **E：其中所述第二晶体管经配置以将从所述源极线接收的第二电流供应到第二磁性隧道结装置**<br>**《未公开》** | 对比文件全文。 | 同特征C的分析，对比文件中的晶体管功能是功率放大，完全不涉及磁性隧道结装置。因此，第二晶体管被配置为向第二MTJ装置供应电流的技术特征未被对比文件公开。 |
| **F：其中所述第一通孔将所述源极线连接到另一金属层内的分路器**<br>**《直接公开》** | 对比文件第[0141]段（见上）及图1。图1明确显示了源极线（120/M2）通过通孔（118）连接到第一金属层（M1）中的源极接点分路器（106，即source contact shunt）。 | 对比文件图1清楚显示了“源极线”（对应M2层的120）通过“通孔”（对应118）连接到“另一金属层”（即M1层）内的“分路器”（对应106，即源极接点分路器）。连接关系在结构和功能上完全对应。在对比文件中，该分路器（106）的作用是汇集多个源极接触（116）的电流并连接到上层的源极线，以降低接触电阻。在目标专利中，分路器（106）的作用同样是耦合多个源极接点到源极线。两者作用相同。因此，技术特征F被对比文件直接公开。 |
| **G：且其中所述分路器耦合到：第一源极接点，其耦合到所述第一晶体管的源极端子**<br>**《直接公开》** | 对比文件第[0018]段：“source regions are formed on both sides... the source is extended to the pad... through the second layer wiring.” 图1显示了分路器（106）通过两个源极接触（116）连接到源极（108）。第[0018]段也提到“通过具有两个源极接点116，可降低源极接点分路器106与源极108之间的电阻”。 | 对比文件图1明确显示了分路器（106）通过至少一个源极接触（116）连接到晶体管的源极端子（108）。说明书文字也明确描述了多个源极接触的存在及其作用。其中任何一个源极接触都构成了“第一源极接点”。因此，“分路器耦合到第一源极接点，其耦合到第一晶体管的源极端子”这一技术特征被对比文件直接公开。 |
| **H：第二源极接点，其耦合到所述第一晶体管的所述源极端子。**<br>**《直接公开》** | 同特征G的引用。图1明确显示了两个源极接触（116）将分路器（106）连接到同一个源极（108）。 | 对比文件图1清楚显示了分路器（106）通过两个源极接触（116）连接到同一个源极（108）。这直接公开了“第二源极接点”的存在及其连接关系。其作用与目标专利相同，都是为了降低接触电阻。因此，技术特征H被对比文件直接公开。 |
| **I：其中所述源极线大体上无支路。**<br>**《隐含公开》** | 对比文件图2和图3的布局图。源极线（12）在单元块内沿一个方向延伸，为多个并联的晶体管单元供电，从布局上看没有显示从主线分出的支路。第[0145]段描述“drain is extended to the pad 22 by the second layer wiring without traversing the gate electrode 7 but in parallel therewith”也体现了布线简洁、平行的设计思路。 | 目标专利中“大体上无支路”强调源极线是简单的直线形状，没有复杂的分支，以简化制造和降低电阻。对比文件的图2和图3显示了第二层金属（M2）形成的源极线（12）沿着晶体管阵列延伸，其布局呈现为一条主要路径，为两侧的单元供电。虽然图中未明确画出所有细节，但这种为并联单元供电的公共电源线，为了实现低电阻和布局规整，本领域技术人员通常会将其设计成一条主干线，即“大体上无支路”的形状。从对比文件追求的“降低布线电阻”和简化的布局描述中，可以合理推断出这一特征。因此，该特征被隐含公开。 |
| **J：其中所述金属层为大体上平面的且定位于与所述第一晶体管相距第一距离处且与所述第二晶体管相距第二距离处。**<br>**《直接公开》** | 对比文件描述了多层金属互联结构。金属层（如M1, M2）是通过沉积和图案化形成的平面导体层，位于晶体管有源区上方，中间由绝缘层（如20，30）隔开。图1的剖面图显示了这种层状结构。 | 在半导体制造中，金属互连层（如M1， M2）本身就是在绝缘层上沉积形成的“大体上平面的”导体层。这是本领域的公知常识。对比文件图1的剖面图清晰显示了金属层（M1， M2）位于晶体管（112）上方，并被绝缘层隔开，因此必然存在一个垂直距离。由于多个晶体管共享同一金属层（如源极线在M2），该金属层与每个晶体管之间的垂直距离在同一个制造工艺下是相同的或非常接近的。因此，“金属层为大体上平面的且定位于与第一晶体管相距第一距离处且与第二晶体管相距第二距离处”这一描述性特征，被对比文件直接公开。 |
| **K：其中所述第一距离与所述第二距离大体上相同。**<br>**《直接公开》** | 基于特征J的论述。在同一个芯片上，通过同一道工艺步骤形成的平面金属层（如M2）到其下方不同晶体管的硅表面的距离，由于工艺的一致性和平面的连续性，对于所有共享该金属层的晶体管而言，该距离是大体相同的。 | 这是半导体器件物理结构的必然结果。对比文件中，源极线形成在第二金属层（M2），该层通过沉积和刻蚀形成在一个平坦化的介电层上。只要第一晶体管和第二晶体管位于芯片的相邻区域并且共享这条源极线，那么从该平面金属层到两个晶体管有源区表面的垂直距离，在制造公差范围内是“大体上相同”的。本领域技术人员能够毫无疑义地从对比文件公开的多晶体管共享同一金属层这一事实中得出此结论。因此，该特征被直接公开。 |
| **L：其中通过使用第三通孔和第四通孔将所述源极线的一部分与另一导电线的大体上直线状部分并联连接。**<br>**《隐含公开》** | 对比文件第[0030]段及图2-3：“并联导线240位于金属层M2上方的金属层M3中。并联导线240可通过多个电通孔230(图2中展示的通孔230和232)连接到源极线120的一部分，从而提供与源极线120并联的电路径，所述电路径降低源极线120的所述部分的电阻。” | 对比文件明确公开了为了降低源极线的电阻，使用了一条位于更高金属层（M3）的“并联导线”（240），并通过“多个电通孔”（图中明确示出了两个，230和232）将其与源极线（120/M2）连接，从而形成并联路径。这完全对应于目标专利的“通过使用第三通孔和第四通孔将源极线的一部分与另一导电线的大体上直线状部分并联连接”。虽然对比文件没有明确数出“第三”和“第四”，但“多个电通孔”必然包括至少两个通孔，本领域技术人员可以毫无困难地理解其实现方式。因此，该技术特征被对比文件隐含公开。 |
| **M：其中形成所述金属层、将所述源极线电连接到所述第一晶体管和将所述源极线电连接到所述第二晶体管由集成到电子装置中的处理器控制。**<br>**《未公开》** | 对比文件全文。 | 对比文件描述的是半导体器件本身的制造方法、结构和性能。它没有提及任何关于制造过程的控制是由“集成到电子装置中的处理器”来执行的。制造过程的控制通常涉及工厂的制造执行系统（MES）、光刻机、刻蚀机等设备的控制计算机，这与“集成到电子装置中的处理器”（通常指最终产品如手机中的处理器）是完全不同的概念。目标专利该特征涉及的是产品层面的智能控制，而对比文件未涉及此内容。因此，该技术特征未被对比文件公开。 |
### 结论代码
根据上述分析，对比文件直接公开了技术特征F、G、H、J、K。对比文件隐含公开了技术特征A、B、D、I、L。技术特征C、E、M未被公开。
<<<F>>><<<G>>><<<H>>><<<J>>><<<K>>>
<<<a>>><<<b>>><<<d>>><<<i>>><<<l>>>