对比文件名称：2002-05-16_US2002057593A_发明申请_US20020057593A1 Thin film magnetic memory device having a highly integrated memory array
目标专利名称：420制造磁性随机存取存储器的系统和方法CN102484111B
本次调用模型名称：DeepSeek最新版本模型
根据目标专利说明书和权利要求书，以及对比文件说明书的内容，现对技术特征的公开性进行如下评估：
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：所述方法包含：将金属层的一部分形成为具有大体上直线状部分的源极线** | 无 | 目标专利中的“源极线”是为第一和第二晶体管供应电流的专用导线，其形状“大体上直线状”旨在简化制造。对比文件说明书通篇描述了各种金属布线（如位线BL、参考电压线SL、写入字线WWL），这些线可能呈直线状，但它们的功能是作为数据线、参考电压线或写入字线，并非作为目标专利中定义的、为多个晶体管集中供应电流的“源极线”。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出“形成具有大体上直线状部分的源极线”这一具体的技术方案。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **B：使用第一通孔将所述源极线在所述大体上直线状部分处耦合到第一晶体管** | 无 | 对比文件中描述了通过接触孔和金属层将晶体管的源极/漏极区域连接到其他元件（例如，段落[0027]描述了源极/漏极区域120通过接触孔中的金属膜150、第一和第二金属布线层M1、M2以及势垒金属140电耦合到磁性隧道结MTJ）。然而，这些连接是将晶体管连接到MTJ或参考电压，而不是将一条专用的“源极线”耦合到晶体管以供应电流。目标专利中“源极线耦合到第一晶体管”具有特定的功能和连接关系，对比文件未公开此方案。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **C：其中所述第一晶体管经配置以将从所述源极线接收的第一电流供应到第一磁性隧道结装置** | 无 | 对比文件中的访问晶体管ATR在读取操作时，会在位线BL和参考电压线SL（或写入字线WWL，取决于实施例）之间形成电流路径，使感应电流流过MTJ（参见段落[0011], [0014], [0046]）。然而，该电流是由位线供应的，且晶体管是电流路径的一部分，并非如目标专利所述，晶体管被配置为从一条专用的“源极线”接收电流并供应给MTJ。两者的电流供应架构不同。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **D：使用第二通孔将所述源极线耦合到第二晶体管** | 无 | 对比文件提出了相邻存储单元共享信号线（如参考电压线SL、位线BL、写入字线WWL、读取字线RWL）以减小布线数量的概念（例如，摘要、段落[0035], [0050], [0067]等）。例如，图5和段落[0067]显示，相邻存储单元在行方向上共享同一条参考电压线SL。这种共享意味着一条布线（如SL）通过各自的连接（可包含通孔）耦合到多个晶体管的源极。但这是一种布线共享的布局技术，其布线是“参考电压线”，而非目标专利中为晶体管供应电流的“源极线”。尽管共享布线的概念相似，但目标专利的“源极线”具有特定的功能和上下文，不能从对比文件的共享布线中毫无疑义地得出。因此，该技术特征未被直接公开。但对比文件公开了将一条金属线（参考电压线SL）通过相应连接耦合到多个晶体管（的源极）的布局构思，这在一定程度上部分公开了“将一条线耦合到第二晶体管”的思想。结合对比文件公开的共享布线概念，本领域技术人员有可能通过推理，将一条为晶体管提供参考电压的共享线，联想到一条为晶体管供应电流的共享线，从而隐含推断出使用通孔将一条线（即使不叫源极线）耦合到第二晶体管。然而，这种推断是基于功能相似的“共享”概念，而非对“源极线”这一具体元件的直接公开。基于非常宽松的隐含公开判断标准，为避免遗漏，**认为该特征被隐含公开**。 |
| **E：其中所述第二晶体管经配置以将从所述源极线接收的第二电流供应到第二磁性隧道结装置** | 无 | 如特征C所述，对比文件中的晶体管在读取操作时传导电流至MTJ，但电流来源于位线等，而非专用的“源极线”。同样，特征D的隐含公开论述是基于布线共享的概念，而非电流供应的具体配置。对比文件未公开第二晶体管被配置为从“源极线”接收电流并供应给第二MTJ。因此，该技术特征未被直接公开。然而，基于特征D的隐含公开推理（共享线为多个晶体管提供连接），并结合对比文件中晶体管在读取时传导电流至MTJ的公开内容（段落[0011], [0046]），本领域技术人员有可能通过推理，认为共享的线（如参考电压线）不仅提供电压连接，在操作时也会导致电流流经共享该线的各个晶体管至其对应的MTJ。这是一种基于已有公开内容的合理组合推断。基于非常宽松的隐含公开判断标准，**认为该特征被隐含公开**。 |
| **F：其中所述第一通孔将所述源极线连接到另一金属层内的分路器** | 无 | 目标专利中的“分路器”（如源极接点分路器106）用于连接多个源极接点以降低电阻。对比文件中没有提及任何类似“分路器”的结构或功能。所有金属层间的连接都是为了直接互联器件（如晶体管、MTJ、布线），而非通过一个中间的分流导体来汇聚多个接点。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **G：且其中所述分路器耦合到：第一源极接点，其耦合到所述第一晶体管的源极端子** | 无 | 如特征F所述，对比文件中不存在“分路器”。尽管对比文件图示了晶体管源极/漏极通过接触孔连接到金属线（例如，段落[0027]的源极/漏极区域110连接到第一金属层M1的参考电压线SL），但这是单个接点的直接连接，而非通过一个分路器连接多个源极接点。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **H：第二源极接点，其耦合到所述第一晶体管的所述源极端子** | 无 | 同上，对比文件未公开单个晶体管具有多个源极接点并通过分路器连接的结构。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **I：其中所述源极线大体上无支路。** | 无 | 目标专利强调源极线“大体上无支路”（即基本没有从主轴延伸的支路）以简化制造。对比文件中的各种布线（如BL、SL、WWL）在阵列中延伸并连接到多个单元，根据布局需要，它们可能在交叉点或有分支，但说明书中并未提及任何关于布线“无支路”的特性或设计目的。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **J：其中所述金属层为大体上平面的且定位于与所述第一晶体管相距第一距离处且与所述第二晶体管相距第二距离处。** | 无 | 对比文件描述了多层金属布线结构（如M1, M2, M3），并图示了它们与衬底上晶体管的相对位置（例如，图4、19、30等）。这些金属层是平面的，并且位于晶体管上方一定距离处。然而，对比文件没有具体描述或暗示同一金属层中的某条线（如目标专利的源极线）与两个不同晶体管之间存在特定的“第一距离”和“第二距离”，更没有对这些距离进行比较。这属于具体的几何布局关系，对比文件未公开。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **K：其中所述第一距离与所述第二距离大体上相同。** | 无 | 如特征J所述，对比文件未公开金属层中的线与两个晶体管之间的距离关系，因此更不可能公开这两个距离大体上相同。因此，该技术特征未被直接公开，也未被隐含公开。 |
| **L：其中通过使用第三通孔和第四通孔将所述源极线的一部分与另一导电线的大体上直线状部分并联连接。** | 无 | 目标专利中通过并联导线降低源极线电阻。对比文件在部分实施例中提到了降低布线电阻或提高可靠性的考虑（例如，段落[0085]-[0087]提到增加写入字线WWL宽度以降低电流密度，段落[0328]提到增加位线BL宽度以降低电流密度）。然而，这些是通过增加单条线的截面积来实现的。在段落[0027]和图2-3中，目标专利提到了“并联导线240”通过多个通孔（230, 232）与源极线120并联连接以降低电阻。对比文件中没有公开将一条金属线与另一条金属线通过多个通孔进行“并联连接”以降低电阻的具体结构。因此，该技术特征未被直接公开。但对比文件公开了关注布线电阻问题并通过增加线宽来应对的构思（段落[0085]-[0087]）。本领域技术人员知晓，除了增加线宽，使用并联导线也是降低电阻的常用技术手段。结合对比文件已公开的关注布线电阻的技术问题，本领域技术人员有可能通过推理，采用并联导线这一已知手段来解决该问题。这是一种基于公知常识的简单替换或扩展。基于非常宽松的隐含公开判断标准，**认为该特征被隐含公开**。 |
| **M：其中形成所述金属层、将所述源极线电连接到所述第一晶体管和将所述源极线电连接到所述第二晶体管由集成到电子装置中的处理器控制。** | 无 | 该特征涉及制造过程的控制，具体为由集成到电子装置中的处理器控制制造步骤。对比文件全文描述的是存储器器件本身的结构、布局和操作方法，属于产品和方法（operation）范畴，完全不涉及半导体器件的“制造过程”或“制造系统”，更没有提及由处理器控制制造步骤。因此，该技术特征未被直接公开，也未被隐含公开。 |
## 输出代码
基于以上分析，对比文件隐含公开了技术特征D、E和L。
<<<d>>>
<<<e>>>
<<<l>>>