对比文件名称：2005-10-20_US2005235134A_发明申请_US20050235134A1 Apparatus, method and system for a synchronicity independent, resource delegating, power and instruction optimizing processor
目标专利名称：434具有锁定指示器的多线程处理器CN101884029B
本次调用的模型名称：DeepSeek-R1
以下是根据目标专利权利要求划分的技术特征与对比文件的比对表格。
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：其包括：接收与所述多线程处理器的第一线程相关联的翻译旁视缓冲器TLB未中事件** | [0097] “If there is a miss on accessing the L1 I or D-cache, the IPU pipeline sleeps and a request is made for access to the shared L2 cache.” <br> [0109] “While executing allocated instructions of a thread in an IPU (e.g., IPU 102), during decoding, the IPU may detect an instruction that requires information from a region in memory that happens also to be in L2 cache 112. Subsequently, IPU 102 extracts from the instruction an address for the L2 cache and sends an access request to the L2 cache directed at the address through system bus 116 and Router 110.” | **隐含公开**。对比文件描述了IPU（整数处理单元，相当于一个线程）在执行指令时，如果发生L1缓存未中（cache miss），则会向共享的L2缓存发出访问请求。L1缓存未中事件与目标专利的TLB未中事件性质类似，都是对共享存储资源的访问未命中。虽然对比文件未明确提及“TLB”，但其描述的缓存未中事件（miss）是多线程处理器中线程对共享资源（L2缓存）的访问异常，其作用（触发对共享资源的后续处理）与目标专利中“接收TLB未中事件”的作用（触发对共享TLB的锁定管理流程）实质相同。本领域技术人员可以从对比文件的缓存未中事件，合理推断出在具有TLB的多线程处理器中，同样会接收与线程相关联的TLB未中事件。 |
| **技术特征B：检查TLB锁定指示器，其中所述TLB锁定指示器包含存储在全局控制寄存器处的位** | [0089] “With the read-modify-write operations in the L2 cache, the write data from the IPU is not written to the L2 cache as usual. Rather, the write data is combined with the previous data at the address and then written. ... This enables synchronization between the IPUs, obsoleting the spinlocks of the conventional processor designs. ... When an IPU executes a lock instruction, it sleeps if it cannot immediately acquire the lock. ... Similar instructions allow IPUs to sleep awaiting an event bit to be set in an event bit mask.” <br> [0150] “If it is determined that the opcode indicates the read/write lock operation is required 1611, L2 cache 112 may check the lock-variable and it is determined if the lock-variable is zero 1531. ... If the lock-variable is zero indicating that the address is available, the L2 cache may set the lock-variable as minus one 1535.” | **未公开**。对比文件公开了使用“锁变量”（lock-variable）来实现原子锁/解锁操作，以同步多个IPU对共享L2缓存地址的访问。该锁变量存储在L2缓存中，用于指示特定缓存地址的锁定状态（例如，0表示未锁定，负值表示写锁定）。然而，目标专利的“TLB锁定指示器”被明确限定为“存储在全局控制寄存器处的位”。全局控制寄存器通常位于处理器核心的控制逻辑部分，用于存储全局状态信息，而对比文件的锁变量是存储在共享的L2缓存存储单元中，用于管理具体缓存地址的访问权限，其存储位置和作用域均不同。本领域技术人员不能从对比文件中存储于缓存中的锁变量，毫无疑义地得出或合理推断出存储在“全局控制寄存器”中的锁定指示器。 |
| **技术特征C：响应于所述TLB锁定指示器指示未锁定状态而允许所述第一线程存取与TLB相关联的异常处置器** | [0150] “If the lock-variable is zero indicating that the address is available, the L2 cache may set the lock-variable as minus one 1535. The L2 cache then may perform the read/write lock operation by reading/writing the shared data at the address 1537.” | **未公开**。对比文件描述了当锁变量为0（未锁定）时，L2缓存会设置锁变量为锁定状态并执行读/写操作。这相当于允许请求线程对共享资源（L2缓存地址）进行存取。然而，目标专利的技术特征明确为“允许所述第一线程存取与TLB相关联的异常处置器”。在目标专利的上下文中（参见说明书[0024]-[0025]），“异常处置器”是专门用于处理TLB未中事件的特定逻辑/微代码模块，其作用是将缺失的地址翻译项加载到TLB中。对比文件完全没有提及任何与“异常处置器”类似的概念或部件。因此，对比文件公开的是允许对共享数据本身的直接访问，而非允许访问一个专门处理访问异常（未中）的处置模块。两者作用不同，技术方案存在实质差异。 |
| **技术特征D：响应于所述TLB锁定指示器指示锁定状态而：使所述第一线程休眠，其中由休眠模式电路响应于接收到来自控制电路的休眠指令而使所述第一线程休眠** | [0097] “after a requesting IPU (e.g., IPU 102) provides a request to another processing resource (e.g., L2 cache 112 and/or MPU ) independently, the requesting IPU may go to ‘sleep’ until a responding processing resource (e.g., L2 cache 112 and/or MPU 114) returns the requested information.” <br> [0150] “If the lock-variable is less than zero (e.g., −1), that means the address is read/write locked by another request and the request may be discarded 1509. The requesting IPU may try again in a later cycle for the same address.” <br> [0141] “When a sleeping IPU detects a match, the IPU routes the broadcast result to its register and wakes up from the sleep. Sleeping may be accomplished by gating the clock off to the requesting IPU with a switch unit, and waking by gating the clock on again.” | **直接公开**。对比文件明确公开了当共享资源（如L2缓存地址）被锁定时（锁变量为负），请求该资源的IPU（线程）的请求会被丢弃，并且该IPU会进入“睡眠”（sleep）状态（[0150]）。睡眠是通过一个开关单元（switch unit）门控该IPU的时钟来实现的（[0141]），这相当于由电路响应于某种条件（资源被锁）而使线程休眠。虽然对比文件没有明确画出“控制电路”和“休眠指令”的路径，但根据[0097]和[0150]的描述，当L2缓存检测到地址被锁时，其逻辑会决定丢弃请求，这隐含了控制逻辑（位于L2缓存或路由器中）作出了使请求线程睡眠的决定。本领域技术人员能够毫无疑义地得出，在资源锁定状态下，使请求线程休眠是必然的技术手段。因此，该技术特征被对比文件直接公开。 |
| **技术特征E：使所述TLB锁定指示器从所述锁定状态转变为所述未锁定状态，其中所述TLB锁定指示器不从所述锁定状态转变为所述未锁定状态直到指示异常已被处置** | [0150] “Upon completing the read/write lock operation, the L2 cache may set the lock-variable back to zero 1539 and release the address 1525.” | **未公开**。对比文件公开了在完成读/写锁定操作后，将锁变量设置回零（即解锁）。然而，目标专利明确限定了锁定状态转变的时机：“不从所述锁定状态转变为所述未锁定状态直到指示异常已被处置”。在目标专利中（参见说明书[0025], [0031]），这个“异常”特指TLB未中事件，而“异常已被处置”是指异常处置器完成了将缺失地址翻译项加载到TLB的操作。对比文件中的锁释放时机是与“读/写操作完成”直接关联，并未提及任何与“异常处置”相关的条件或信号。两者锁释放的触发条件和等待的事件本质不同。因此，对比文件没有公开该限定条件。 |
| **技术特征F：响应于所述TLB锁定指示器从所述锁定状态转变为所述未锁定状态而重放导致所述TLB未中事件的包的执行。** | [0141] “Not only does this address signal from the L2 cache wake up the IPU that requested the unlock, but it also wakes any IPU sleeping on the same lock address, causing them to retry their lock request.” | **隐含公开**。对比文件[0141]明确说明，当L2缓存广播解锁地址信号时，会唤醒所有在该锁地址上睡眠的IPU，并导致它们“重试”（retry）其锁请求。重试锁请求意味着重新执行之前因锁失败而未能成功执行的指令（或指令包）。这与目标专利中“重放导致未中事件的包的执行”在作用和目的上相同，都是为了在资源可用后，重新执行之前因资源被锁而未能完成的访问操作。虽然对比文件针对的是“锁请求”而非明确的“TLB未中事件包”，但本领域技术人员可以合理推断，在基于锁定机制管理共享资源访问的系统中，当资源解锁后，之前因资源被锁而休眠的线程必然需要重新执行导致其休眠的原操作。因此，该技术特征被对比文件隐含公开。 |
| **技术特征G：其进一步包括当允许存取时将所述TLB锁定指示器设定为所述锁定状态。** | [0150] “If the lock-variable is zero indicating that the address is available, the L2 cache may set the lock-variable as minus one 1535.” | **直接公开**。对比文件[0150]明确描述了当锁变量为零（资源可用，即“允许存取”的条件）时，L2缓存会将锁变量设置为负一（即“锁定状态”）。这直接对应于目标专利的特征：在允许线程存取异常处置器（或共享资源）的同时，将锁定指示器设定为锁定状态，以防止其他线程干扰。因此，该技术特征被对比文件直接公开。 |
| **技术特征H：其中所述TLB包括软件管理的TLB。** | 无相应内容。 | **未公开**。对比文件全文未提及“翻译旁视缓冲器（TLB）”，更未提及TLB是软件管理还是硬件管理。因此，该技术特征未被公开。 |
| **技术特征I：其进一步包括：计算与所述TLB未中事件有关的结果** | 无相应内容。 | **未公开**。对比文件未提及任何与“TLB未中事件”相关的“结果计算”。其L2缓存未中后的操作是直接从外部内存获取数据，或执行原子操作，但未描述类似于计算缺失的地址翻译项这样的“结果”。因此，该技术特征未被公开。 |
| **技术特征J：将所述结果编程到所述TLB中** | 无相应内容。 | **未公开**。对比文件未提及TLB，因此也就不存在将任何结果编程到TLB中的步骤。因此，该技术特征未被公开。 |
| **技术特征K：将所述TLB锁定指示器设定为所述未锁定状态。** | [0150] “Upon completing the read/write lock operation, the L2 cache may set the lock-variable back to zero 1539” | **直接公开**。对比文件[0150]明确说明了在完成读/写锁定操作后，将锁变量设置回零。零值对应于“未锁定状态”。这直接公开了将锁定指示器设定为未锁定状态这一动作。因此，该技术特征被对比文件直接公开。 |
| **技术特征L：其进一步包括在从所述异常处置器返回后即刻自动将所述TLB锁定指示器设定为所述未锁定状态。** | 无相应内容。 | **未公开**。对比文件未提及“异常处置器”及其返回操作。锁变量的释放是与“读/写操作完成”绑定，而非从某个异常处置器返回。因此，该技术特征未被公开。 |
| **技术特征M：其中所述异常处置器将所述TLB锁定指示器设定为所述锁定状态。** | 无相应内容。 | **未公开**。对比文件未提及“异常处置器”。在对比文件中，锁定操作是由L2缓存的控制逻辑在接收到IPU的锁请求时执行的（[0150]），而非由一个专门的异常处置器来设定。因此，该技术特征未被公开。 |
<<<D>>><<<G>>><<<K>>><<<a>>><<<f>>>