对比文件名称：2008-09-04_WO2008106354A_发明申请_WO2008106354A2 SPS RECEIVER WITH ADJUSTABLE LINEARITY
目标专利名称：437混频器架构CN102204085B
本次调用的模型名称：DeepSeek
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述设备包含：单端部分，<br>**《未公开》** | 无直接对应引用。图7及[0071]段描述混频器266包括变压器710和混合核心720。变压器710将来自LNA的单端输出转换为差动信号，提供给混合核心720。 | 目标专利的“单端部分”指其第一晶体管对的输入为单端第一信号（见图3，端口P1）。对比文件中的混频器输入虽源自单端LNA输出，但经变压器710转换为差动信号后才输入混合核心720。混合核心720处理的是差动输入信号，并非目标专利所定义的、直接接收单端信号的“单端部分”。因此，该技术特征未被公开。 |
| **技术特征B**：其包含第一晶体管对，‘所述第一晶体管对的第一输入耦合到所述单端第一信号，<br>**《未公开》** | 无直接对应引用。图7及[0069]段描述混合核心720的输入为变压器710次级电感712两端的差动电压。 | 目标专利中“第一晶体管对的第一输入耦合到单端第一信号”指晶体管对（如360，361）的源极（第一输入）直接接收单端RF信号（见图3）。对比文件中，晶体管726a-726d的输入（漏极）接收的是经变压器转换后的差动信号，而非单端信号。因此，该技术特征未被公开。 |
| **技术特征C**：’所述第一晶体管对的栅极输入耦合到所述差动第二信号，<br>**《直接公开》** | 图7及[0069]段：“The gates of N-FETs 726a and 726d receive an inverting LO signal, LO-. The gates of N-FETs 726b and 726c receive a non-inverting LO signal, LO+.” | 目标专利中，第一晶体管对的栅极输入耦合到差动LO信号。对比文件中，混合核心720的四个晶体管（726a-726d）的栅极分别接收差动LO信号（LO+和LO-），起到了相同的作用，即用LO信号控制晶体管的开关以进行频率混合。本领域技术人员可直接毫无疑义地得出。 |
| **技术特征D**：‘所述第一晶体管对耦合到所述差动输出信号，’<br>**《直接公开》** | 图7及[0070]-[0071]段：晶体管726a-726d的源极分别耦合到节点A和B，节点A和B通过电流缓冲器730的N-FETs 734a和734b，最终在电容器742a和742b处提供差分IF信号。 | 目标专利中，第一晶体管对耦合到差动输出信号（见图3，OUT+和OUT-）。对比文件中，混合核心720的晶体管对（726a-726d作为整体）通过节点A、B和电流缓冲器730，耦合到最终的差动IF输出信号。虽然路径中经过电流缓冲，但晶体管对确实与差动输出信号耦合，作用相同。本领域技术人员可直接得出。 |
| **技术特征E**：其中所述第一晶体管对经配置以不具有偏置电流<br>**《直接公开》** | [0071]段：“Mixing core 720 implements a passive mixer that consumes no DC power, as shown by no DC paths for the drains of N-FETs 726a through 726d.” | 目标专利说明书[0025]提及在晶体管源极提供退化电阻器可帮助减小噪声，结合单平衡混频器常规设计，其晶体管可工作于无偏置电流的开关状态。对比文件明确记载混合核心720是无源混频器，不消耗直流功率，即其晶体管（726a-726d）没有偏置电流。这与目标专利中“经配置以不具有偏置电流”的技术特征相同。本领域技术人员可直接毫无疑义地得出。 |
| **技术特征F**：虚设部分，其包含匹配于所述第一晶体管对的第二晶体管对，<br>**《未公开》** | 无对应引用。对比文件图7的混频器266仅包含一个混合核心720，未描述任何与之匹配的、用于噪声抑制的虚设晶体管对部分。 | 目标专利的“虚设部分”是其发明的核心，用于模拟单端部分以实现噪声平衡。对比文件的混频器结构是常规的单平衡/双平衡结构（通过变压器实现单端到差动转换），没有设置与主混频晶体管对匹配的虚设晶体管对。因此，该技术特征未被公开。 |
| **技术特征G**：所述第二晶体管对的第一输入耦合到虚设负载端子，<br>**《未公开》** | 无对应引用。 | 由于对比文件未公开“第二晶体管对”和“虚设部分”，因此“第一输入耦合到虚设负载端子”也未被公开。 |
| **技术特征H**：所述第二晶体管对的栅极耦合到所述差动第二信号，<br>**《未公开》** | 无对应引用。 | 同上，由于缺少“第二晶体管对”，该特征未被公开。 |
| **技术特征I**：所述第二晶体管对耦合到所述差动输出信号。<br>**《未公开》** | 无对应引用。 | 同上，由于缺少“第二晶体管对”，该特征未被公开。 |
| **技术特征J**：所述虚设负载端子耦合到高频接地电压。<br>**《未公开》** | 无对应引用。 | 对比文件未提及“虚设负载端子”。因此，该技术特征未被公开。 |
| **技术特征K**：所述设备进一步包含耦合到所述虚设负载端子的虚设负载。<br>**《未公开》** | 无对应引用。 | 对比文件未提及“虚设负载端子”和“虚设负载”。因此，该技术特征未被公开。 |
| **技术特征L**：所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号，且所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。<br>**《未公开》** | 无对应引用。图7中，节点A和B通过电阻器732a和732b接地（[0070]段），但这些电阻器是电流缓冲器730的偏置电阻，用于设置N-FETs 734a和734b的源极电压，并非连接在混频晶体管输入（源极）与信号源之间的退化电阻器。 | 目标专利中，退化电阻器（如265，266）直接串联在晶体管源极（第一输入）与信号路径之间，用于改善噪声性能（见说明书[0025]）。对比文件中，电阻器732a/b位于混频晶体管源极节点（A，B）与地之间，其作用是偏置而非信号路径上的源极退化。二者结构、位置和作用均不相同。因此，该技术特征未被公开。 |
| **技术特征M**：所述第一晶体管对的所述第一输入经由耦合电容器耦合到所述单端第一信号，所述虚设负载进一步包含电容器。<br>**《未公开》** | 图7及[0069]段：“a capacitor 722a is coupled between one end of inductor 712 and the drains of N-FETs 726a and 726b. A capacitor 724a is coupled between the drains of N-FETs 726a and 726b and circuit ground.” [0070]段提及电容器742a和742b。 | 目标专利中，耦合电容器315将单端第一信号耦合至第一晶体管对的第一输入（见图3）。对比文件中，电容器722a/b是AC耦合电容器，位于变压器次级与混频晶体管漏极之间，其连接位置和作用（隔直、耦合AC信号）与目标专利有类似之处，但目标专利的信号路径是单端到源极，而对比文件是差动到漏极，存在差异。更重要的是，技术特征M是一个组合特征，要求“虚设负载进一步包含电容器”。由于对比文件未公开任何“虚设负载”，因此该组合特征作为一个整体未被公开。 |
| **技术特征N**：其进一步包含：放大器，其经配置以放大输入信号以产生所述单端第一信号。<br>**《直接公开》** | 图6及[0061]段描述LNA 264，其接收SPS In信号并输出SPS Out信号。图2及[0027]段描述该SPS Out信号提供给混频器266。 | 目标专利中，放大器（如LNA 300）用于产生单端第一信号（RF）。对比文件中，LNA 264（图6）放大输入信号（SPS In）产生单端输出信号（SPS Out），该信号随后被提供给混频器266。作用完全相同。本领域技术人员可直接毫无疑义地得出。 |
| **技术特征O**：所述虚设负载进一步包含电容器，所述电容器耦合到电源电压的电阻器。<br>**《未公开》** | 无对应引用。 | 对比文件未公开任何“虚设负载”，因此该技术特征未被公开。 |
| **技术特征P**：所述放大器包含并联电感器-电容器负载，所述虚设负载进一步包含并联电感器-电容器负载。<br>**《未公开》** | 图6及[0061]段：“An inductor 618 and a capacitor 620 are coupled in parallel and between the drain of N-FET 616 and a supply voltage, Vdd.” | 目标专利中，放大器的负载是并联LC网络（如负载320）。对比文件中，LNA 264的负载确实包含并联的inductor 618和capacitor 620（见图6），这公开了技术特征P的前半部分。然而，该技术特征是一个整体，要求“虚设负载进一步包含并联电感器-电容器负载”。由于对比文件未公开“虚设负载”，因此该组合特征作为一个整体未被公开。 |
| **技术特征Q**：所述虚设负载的所述电感器经设计以比所述放大器负载的所述电感器更有损耗。<br>**《未公开》** | 无对应引用。 | 对比文件未公开任何“虚设负载”，因此该技术特征未被公开。 |
| **技术特征R**：所述放大器包含：共阴共栅放大器，其包含第一共阴共栅晶体管及第二共阴共栅晶体管<br>**《直接公开》** | 图6及[0061]段：“N-channel field effect transistors (N-FETs) 614 and 616 are coupled in a cascode configuration.” | 目标专利中，放大器（LNA 300）采用共源共栅（cascode）结构，包含晶体管301和303（见图3）。对比文件中，LNA 264明确采用共源共栅结构，包含晶体管614和616。作用相同，用于提供增益和隔离。本领域技术人员可直接毫无疑义地得出。 |
| **技术特征S**：源极退化阻抗，其耦合到所述第一共阴共栅晶体管的源极<br>**《直接公开》** | 图6及[0061]、[0064]段：“N-FET 614 has its source coupled to one end of an inductor 612... Inductor 612 provides source degeneration for N-FET 614.” | 目标专利中，源极退化阻抗（如210）耦合到第一共源共栅晶体管（如201）的源极（见图2A，用于说明原理）。对比文件中，电感612耦合在N-FET 614的源极与地之间，作为源极退化阻抗。作用相同，用于稳定和线性化。本领域技术人员可直接毫无疑义地得出。 |
| **技术特征T**：负载，其耦合到所述第二共阴共栅晶体管的漏极<br>**《直接公开》** | 图6及[0061]段：“An inductor 618 and a capacitor 620 are coupled in parallel and between the drain of N-FET 616 and a supply voltage, Vdd.” | 目标专利中，负载（如220）耦合到第二共源共栅晶体管（如203）的漏极。对比文件中，并联的inductor 618和capacitor 620作为负载，耦合在N-FET 616的漏极与电源Vdd之间。作用相同。本领域技术人员可直接毫无疑义地得出。 |
| **技术特征U**：所述虚设负载进一步包含：第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管<br>**《未公开》** | 无对应引用。 | 对比文件未公开任何“虚设负载”，因此该技术特征未被公开。 |
| **技术特征V**：虚设源极退化阻抗，其耦合到所述第一虚设共阴共栅晶体管的源极<br>**《未公开》** | 无对应引用。 | 对比文件未公开任何“虚设负载”或“虚设共源共栅晶体管”，因此该技术特征未被公开。 |
| **技术特征W**：二次虚设负载，其耦合到所述第二虚设共阴共栅晶体管的漏极。<br>**《未公开》** | 无对应引用。 | 对比文件未公开任何“虚设负载”或“虚设共源共栅晶体管”，因此该技术特征未被公开。 |
| **技术特征X**：所述第一晶体管对包含第一晶体管及第二晶体管，所述第二晶体管对包含第三晶体管及第四晶体管，所述差动第二信号的第一端耦合到所述第一晶体管及所述第四晶体管的栅极，所述差动第二信号的第二端耦合到所述第二晶体管及所述第三晶体管的栅极，所述第一晶体管及所述第三晶体管的漏极耦合在一起，且所述第二晶体管及所述第四晶体管的漏极耦合在一起。<br>**《未公开》** | 图7及[0069]段：“The gates of N-FETs 726a and 726d receive ... LO-. The gates of N-FETs 726b and 726c receive ... LO+.” “The drains of N-FETs 726a and 726b are coupled together. The drains of N-FETs 726c and 726d are coupled together.” | 目标专利特征X描述了由两个匹配晶体管对（单端部分和虚设部分）构成的完整四晶体管交叉耦合结构，以实现噪声抑制。对比文件图7的混合核心720虽然也包含四个晶体管（726a-726d），且栅极和漏极的连接方式与目标专利描述的部分连接关系（LO信号交叉耦合、漏极两两相连）在形式上相似，但对比文件并未将这四晶体管划分为“第一晶体管对”和与之匹配的“第二晶体管对”。其四晶体管作为一个整体构成一个标准单平衡混频器核心，缺少目标专利中“虚设部分匹配于单端部分”的核心构思。因此，该技术特征未被公开。 |
| **技术特征Y**：所述第二信号包含本机振荡器（LO）信号，所述第一信号包含经放大射频（RF）信号。<br>**《直接公开》** | [0069]段提及LO+和LO-信号。[0027]段描述LNA 264放大RF信号并提供给混频器266。 | 目标专利中，第二信号是LO信号，第一信号是经放大的RF信号。对比文件中，混频器266使用的正是LO信号（LO+， LO-）和来自LNA 264的经放大RF信号（SPS Out）。作用完全相同。本领域技术人员可直接毫无疑义地得出。 |
| **技术特征Z**：所述第二晶体管对由至少一个可配置偏压电压偏置。<br>**《未公开》** | 图7及[0070]段描述电流缓冲器730的N-FETs 734a和734b的漏极通过开关736a/b可选择性地耦合到不同的偏置电流源（738a/b或740a/b），用于HL和LP模式。 | 目标专利中，“第二晶体管对”（虚设部分的370，371）由可配置偏压电压（如VBD1， VBD2）偏置，以优化匹配（见图5，说明书[0040]）。对比文件中，可配置的偏置（电流源切换）是针对电流缓冲器730的晶体管734a/b，而不是针对混频晶体管对（726a-726d）。混频核心720是无源的，没有偏置电压。因此，对比文件未公开混频器晶体管对（无论是第一还是第二对）由可配置偏压电压偏置的技术特征。 |
<<<C>>><<<D>>><<<E>>><<<N>>><<<R>>><<<S>>><<<T>>><<<Y>>>