非显而易见法律服务网

技术特征描述及公开性判断结果	对比文件原文引用	公开性论述
技术特征A：一种基于处理器的系统<br>直接公开	[0020] “The invention can be implemented in numerous ways, including as a process; an apparatus; a system; ... a processor, such as a processor configured to execute instructions stored on and/or provided by a memory coupled to the processor.” <br> [0025] “FIG. 3 is a diagram that shows an embodiment of a system for memory access with a memory protection cache. In system 300, master 302 accesses data at external memory 308 through interacting with memory protection cache 304.”	对比文件描述了包含主控器（master，例如微处理器）、内存保护缓存（memory protection cache）和外部存储器（external memory）的系统（system），该系统是基于处理器的。因此，该技术特征被对比文件直接公开。
技术特征B：动态随机存取存储器DRAM高速缓存，其为高带宽存储器的一部分，所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目<br>未公开	[0031] “In some embodiments, in system 300, external memory 308 includes ECC that is arranged next/sequential to its corresponding block of data. ... each block of data can be a cache line ... for each cache line of data, a corresponding set of ECC ... is stored ...” <br> [0037] “In the example of FIG. 4, each block of data is a cache line that consists of eight sequential 32-bit words of data ... a set of ECC that corresponds to a cache line of data ... also comprises a 32-bit word of data.”	对比文件公开了内存保护缓存及其包含的缓存线（cache line），缓存线包括数据块（data block）和对应的ECC。然而，对比文件并未提及该缓存是“高带宽存储器（HBM）”的一部分。更重要的是，对比文件描述的缓存线结构是数据块+对应的ECC块，并未明确划分出如目标专利权利要求所定义的、每个高速缓存条目所必需的三个独立区域：“标记存储区域”、“数据存储区域”及“错误保护区域”。目标专利的“错误保护区域”是一个在缓存条目内、用于存储标记和EDC的特定区域。而对比文件的ECC是作为与数据块物理上分离、顺序存储的独立块（如附图4所示），其作用仅为错误校正，并未被描述为可存储标记的“区域”。因此，该技术特征既未被直接公开，也未被隐含公开。
技术特征C：及DRAM高速缓存管理电路，其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存<br>隐含公开	[0030] “Memory protection cache 304 is a logic block that can be implemented with one or more of hardware and software. In various embodiments, memory protection cache 304 includes local memory of which at least a portion can be implemented as a cache.” <br> [0025] “In system 300, master 302 accesses data at external memory 308 through interacting with memory protection cache 304.”	对比文件中的“memory protection cache 304”是一个逻辑块，执行缓存管理功能，例如地址重映射、数据访问、错误检查等（参见图6-9流程），其作用等同于目标专利的“DRAM高速缓存管理电路”。该逻辑块通过硬件和/或软件实现，必然位于某个物理载体上，对于基于处理器的系统，其位于计算芯片（即计算裸片）上是本领域常规且隐含的设置。此外，该系统明确显示内存保护缓存（304）位于主控器（302）和外部存储器（308）之间并与两者交互（图3），这必然意味着它以通信方式耦合到其管理的缓存（即其内部的本地内存实现的缓存部分）。因此，本领域技术人员可以合理推断出对比文件隐含公开了该技术特征。
技术特征D：所述DRAM高速缓存管理电路经配置以：改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途，以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC<br>未公开	[0031] “external memory 308 includes ECC ... for each cache line of data, a corresponding set of ECC ... is stored” <br> [0053] “it is determined whether the accessed block of data has an uncorrectable error. ... the accessed block of data requested via the Cache Access Region is checked for error.” <br> [0072] “a new set of ECC corresponding to the selected block of data is generated.”	对比文件始终使用ECC（错误校正码）进行错误检测和校正（例如[0053]），并为每个数据块生成和存储对应的ECC（[0072]）。其“错误保护”机制是通过独立的ECC块实现的。对比文件完全没有提及“错误检测码（EDC）”，更没有提及将原本用于ECC的“错误保护区域”改变用途，转而用于存储“标记”和EDC。在对比文件的技术方案中，标记（tag）的功能可能通过其他方式（如地址映射、缓存条目的元数据）实现，但并未与ECC存储在同一区域。因此，该技术特征的核心思想——复用错误保护区域存储标记和EDC以取代ECC——在对比文件中既无直接记载，也无法合理推断得出。
技术特征E：将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中<br>未公开	对比文件中未发现关于“标记存储区域”及其与“数据存储区域”合并的描述。缓存条目的结构如[0037]所述为数据块和对应的ECC块。	目标专利说明书中明确将“标记存储区域合并到所述数据存储区域中”作为实现空间高效存储的一种手段（参见说明书摘要及[0007]）。对比文件完全没有提及高速缓存条目中存在独立的“标记存储区域”，更未提及将其合并到数据存储区域。本领域技术人员从对比文件公开的内容中，无法推断出这一具体的技术手段。因此，该技术特征未被公开。
技术特征F：将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中<br>直接公开	[0061] “the accessed data is stored at a corresponding block in the cache.” <br> [0066] “the accessed data stored at the corresponding block in the cache is updated based at least in part on the requested data.” <br> [0070] “the selected block of data is written to the determined corresponding location in memory”	对比文件明确描述了将访问到的数据存储到缓存的对应块中（[0061]），以及在写操作时用新数据更新缓存中的数据（[0066]），这实质就是将待高速缓存的数据写入缓存的数据区域。虽然在对比文件中缓存条目结构不同，但“将数据写入缓存的数据存储部分”这一基本操作已被直接公开。
技术特征G：及将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中，而不将ECC写入所述高速缓存条目的所述错误保护区域中。<br>未公开	[0072] “a new set of ECC corresponding to the selected block of data is generated.” <br> [0074] “the data associated with the block of data and also the new set of ECC are written back from the cache ... to the external memory.”	对比文件明确描述了生成并写入的是“ECC”（错误校正码）（[0072], [0074]），且该ECC是用于保护对应数据块的。对比文件从未提及“EDC”（错误检测码），也从未提及将“标记”写入ECC区域。因此，将“标记及EDC”写入“错误保护区域”并“不将ECC写入”的技术特征，在对比文件中完全没有依据，既未直接公开，也无法隐含得出。
技术特征H：其中所述DRAM高速缓存管理电路经配置为以通写模式操作。<br>未公开	[0063] “a block of data at the cache that is marked as ‘dirty’ will be eventually written back from the cache to the external memory (whereas a block of data that is marked as ‘clean’ will not be written back)” <br> [0090] 图9流程展示了脏数据写回（write-back）机制。	对比文件明确描述了缓存使用回写（write-back）模式，即数据修改后先在缓存中标记为“脏”（dirty），后续在特定条件（如缓存逐出）下才写回外部存储器（[0063], 图9）。通写（write-through）模式要求每次写缓存都同步写回存储器，这与对比文件描述的脏数据延迟写回机制不同。对比文件未提及通写模式。因此，该技术特征未被公开。
技术特征I：根据权利要求2所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目；确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从系统存储器DRAM读取对应于所述高速缓存条目的存储行。<br>未公开	[0053] “it is determined whether the accessed block of data has an uncorrectable error.” <br> [0127] 图12流程：当通过Cache Access Region访问的数据有不可校正错误时，主控器通过Direct Access Region读取数据和ECC进行处理。	对比文件描述了读取缓存数据并检查错误（使用ECC），以及当发现不可校正错误（uncorrectable error）时采取的后续动作。但是，存在关键区别：1) 对比文件使用的是ECC进行错误检测和校正，而非EDC；2) 对比文件的错误处理流程涉及通过“直接访问区域”（Direct Access Region）读取数据和ECC进行分析（图12），而非简单地“从系统存储器DRAM读取对应存储行”来获取未损坏数据副本；3) 该流程的触发条件是“不可校正错误”，而目标专利是基于EDC仅能检测错误（无论是否可校正）的特性。因此，该技术特征的具体配置未被对比文件公开。
技术特征J：其中：所述DRAM高速缓存管理电路经配置为以回写模式操作；所述DRAM高速缓存管理电路包括多个脏指示符，其对应于所述DRAM高速缓存的所述多个高速缓存条目；及所述DRAM高速缓存管理电路进一步经配置以：确定所述待高速缓存的数据是否已经修改；响应于确定所述待高速缓存的数据已经修改：将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中；将所述高速缓存条目的所述标记写入所述高速缓存条目的标记存储区域中；将所述高速缓存条目的ECC写入所述高速缓存条目的所述错误保护区域中；及设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有经修改数据；及响应于确定所述待高速缓存的数据尚未经修改：设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有未经修改的数据；其中所述DRAM高速缓存管理电路经配置以进一步响应于确定所述待高速缓存的数据尚未经修改，改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途以存储所述高速缓存条目的所述标记及所述EDC而ECC，将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中，将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中，且将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中。<br>未公开	[0063] “a block of data at the cache that is marked as ‘dirty’ will be eventually written back from the cache to the external memory (whereas a block of data that is marked as ‘clean’ will not be written back)” <br> [0090] 图9流程包括判断缓存中选定的数据块是否为脏（906），以及脏数据的写回处理。 <br> [0080] 图8流程包括将更新的缓存数据块标记为脏（808）。	对比文件确实公开了以回写模式操作，并包含脏指示符（通过标记数据块为“dirty”）以及根据数据是否被修改（脏）采取不同操作（如脏数据需要写回）。然而，技术特征J的后半部分（即“其中所述DRAM高速缓存管理电路经配置以进一步响应于确定所述待高速缓存的数据尚未经修改，改变...以存储所述标记及所述EDC而非ECC...”）是目标专利的核心改进点，其依赖于技术特征D、E、G所定义的特定存储结构（标记与EDC共享错误保护区域）。如前所述，对比文件并未公开这些特定的存储结构（使用EDC、标记与EDC共区域、合并标记存储区域等）。因此，虽然对比文件公开了回写模式、脏指示符及基于数据是否修改的基本逻辑，但并未公开技术特征J中关于根据数据干净/脏状态而采用完全不同的标记和错误码存储方案（即干净数据用标记+EDC，脏数据用传统标记+ECC）这一整套具体技术手段。该特征作为一个整体未被公开。
技术特征K：根据权利要求4所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：读取所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目；基于所述多个脏指示符中对应于所述高速缓存条目的所述脏指示符来确定所述高速缓存条目是否含有经修改数据；响应于确定所述高速缓存条目含有经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC指示数据错误：确定所述数据错误是否为可校正的；响应于确定所述数据错误为可校正的，基于所述ECC校正所述数据错误；及响应于确定所述数据错误并非可校正的，从系统存储器DRAM中读取对应于所述高速缓存条目的存储行；及响应于确定所述高速缓存条目不含经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从所述系统存储器DRAM中读取对应于所述高速缓存条目的所述存储行。<br>未公开	[0053] “it is determined whether the accessed block of data has an uncorrectable error.” <br> [0067] 图6流程包括确定访问的数据块是否有不可校正错误（610）。 <br> [0127] 图12流程展示了主控器在收到不可校正错误状态后，通过Direct Access Region读取数据和ECC进行处理。	对比文件公开了读取缓存数据、确定数据错误（使用ECC）、以及根据错误是否可校正进行相应处理（校正或触发错误处理流程）的基本概念。但是，技术特征K的独特之处在于其分支逻辑严格依赖于技术特征J所定义的、根据脏指示符区分的两套存储和错误检查机制：对于脏数据（经修改），使用ECC进行检查和校正；对于干净数据（未经修改），则使用EDC仅进行检查，若出错则从系统存储器读取。对比文件仅公开了一套统一的、基于ECC的错误处理机制，并未根据数据脏/净状态区分使用ECC或EDC。因此，该技术特征的具体配置未被对比文件公开。
技术特征L：其中所述DRAM高速缓存管理电路经配置以将所述高速缓存条目的所述ECC写入所述高速缓存条目的所述错误保护区域中作为里德‑所罗门码；所述DRAM高速缓存管理电路进一步经配置以将误码指示符写入所述高速缓存条目的所述错误保护区域中，指示所述高速缓存条目的所述错误保护区域是否含有所述高速缓存条目的所述EDC或所述ECC。<br>未公开	对比文件中未提及“里德-所罗门码（Reed-Solomon code）”作为ECC的具体类型，也未提及“误码指示符（IND）”用于指示错误保护区域的内容是EDC还是ECC。	目标专利说明书[0032]-[0033]描述了使用里德-所罗门码作为ECC以及存储误码指示符的特定实施方式。对比文件虽然使用了ECC，但并未具体限定其类型为里德-所罗门码。更重要的是，由于对比文件的技术方案中根本不存在EDC与ECC的选择使用（始终使用ECC），因此也就不需要“误码指示符”来区分两者。该技术特征是对特定实现方式的进一步限定，在对比文件中毫无记载，无法直接或隐含得出。
技术特征M：其集成到集成电路IC中。<br>隐含公开	[0018] “The invention can be implemented in numerous ways, including as a process; an apparatus; a system; a composition of matter; a computer program product embodied on a computer readable storage medium; and/or a processor, such as a processor configured to execute instructions stored on and/or provided by a memory coupled to the processor.” <br> [0030] “Memory protection cache 304 is a logic block that can be implemented with one or more of hardware and software.”	对比文件描述的发明的实施方式包括“装置”、“系统”等，并且其核心部件“内存保护缓存”被描述为可用硬件和/或软件实现的逻辑块。在计算机及处理器领域，此类用于内存访问和管理的逻辑功能块（如缓存控制器）通常被集成在处理器芯片或相关的芯片组中，即集成到集成电路（IC）内。虽然对比文件没有明确写出“集成到IC中”这句话，但本领域技术人员根据公知常识和对比文件对硬件实现的提及，可以合理且直接地推断出该技术方案能够且通常会被集成到IC中。因此，该技术特征被隐含公开。
技术特征N：其集成到选自由以下组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；移动电话；蜂窝式电话；智能电话；平板计算机；平板手机；服务器；计算机；便携式计算机；台式计算机；个人数字助理PDA；监视器；计算机监视器；电视机；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器；便携式数字视频播放器；以及机动车。<br>未公开	对比文件中未具体列出任何此类装置。	该技术特征是对基于处理器的系统所应用的终端产品类型的详细列举。对比文件虽然描述了包含处理器、缓存和存储器的系统，但其背景和具体实施方式部分并未提及该系统将集成到任何上述具体的消费电子或计算装置中。该列举属于应用领域的限定，在对比文件中没有依据，因此未被公开。