**对比文件名称**：发明公开_CN104246898A 局部错误检测和全局错误纠正
**目标专利名称**：提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储
**模型名称**：DeepSeek-R1
**特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：一种基于处理器的系统。<br>**判断结果**：直接公开 | 说明书[0001]段：“存储器系统可靠性是在现代服务器和刀片服务器中的严重和增长中的忧虑。”<br>说明书[0017]段：“因此，系统100可透明地提供完整功能，而不需要通知和/或修改操作系统（OS）或其它计算系统部件。” | 对比文件明确提及“服务器”和“系统100”，其上下文（涉及存储器控制器、DRAM模块、计算系统部件）表明这是一个基于处理器的系统。本领域技术人员可直接确定对比文件描述了一个包含处理器和存储器的计算系统。这与目标专利中“基于处理器的系统”是相同的上位概念。 |
| **技术特征B**：动态随机存取存储器DRAM高速缓存，其为高带宽存储器的一部分，所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目。<br>**判断结果**：未公开 | 说明书多处提及“高速缓存线”和“段”，例如：[0013]段“每个高速缓存线‘段’——即在区块中的单个芯片中存在的线的片断”，[0025]段“高速缓存线A分成段A0到A8”。但未提及“高带宽存储器”或“DRAM高速缓存”作为其一部分。也未将高速缓存线/段描述为具有独立的“标记存储区域”、“数据存储区域”和“错误保护区域”三个明确划分的区域。 | 目标专利的“DRAM高速缓存”是“高带宽存储器”的一部分，用于缓存数据以提高带宽，其核心结构是每个高速缓存条目明确划分出标记、数据和错误保护三个区域。对比文件描述的是通用的主存储器系统（如DIMM），其“高速缓存线”是存储数据的基本单位，并未被描述为具有独立标记区域的“高速缓存条目”。虽然对比文件提到了“高速缓存线”和用于错误保护的“LED信息”、“GEC信息”，但这些信息是分散或与数据混合存储（如[0025]段“数据的57比特”和“LED信息的7比特”位于同一芯片），并未形成一个具有独立“标记存储区域”的、专用于缓存寻址的结构化条目。两者技术方案的基础架构和目的不同。 |
| **技术特征C**：及DRAM高速缓存管理电路，其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存。<br>**判断结果**：隐含公开 | 说明书[0017]段：“存储器控制器102可提供数据映射、LED 120/GEC 130计算和验证，如果需要则执行额外的读，等等。”<br>说明书[0027]段：“存储器控制器也可知道变化以适应LED 320和/或GEC 330，并可相应地映射数据...” | 对比文件中的“存储器控制器”负责管理数据在存储器中的映射、计算错误检测/纠正码、以及执行读写操作，其功能与目标专利的“DRAM高速缓存管理电路”在管理存储器数据存取和错误处理方面高度相似。虽然对比文件未明确说明该控制器位于“计算裸片上”，但本领域技术人员知晓，在现代处理器系统中，存储器控制器通常集成在处理器（即计算裸片）内或与之紧密耦合。此外，“以通信方式耦合到所述DRAM高速缓存（或存储器）”是存储器控制器的固有属性。因此，结合对比文件公开的“存储器控制器”及其功能，本领域技术人员能够合理推断出存在一个位于计算系统（处理器）内、并耦合到存储器的管理电路。 |
| **技术特征D**：所述DRAM高速缓存管理电路经配置以：改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途，以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC。<br>**判断结果**：未公开 | 说明书[0013]-[0015]段描述了使用局部错误检测（LED）码和全局错误纠正（GEC）码的两层保护方案。例如[0014]段：“错误检测码可基于...循环冗余校验（CRC）...该错误检测码可存储在同一存储器行中...”[0015]段：“GEC 130可基于奇偶性...GEC结果可存储在与数据段相同的行中或在分离的行中...” | 目标专利的核心创新点在于“改变错误保护区域的用途”，将原本用于存储ECC的区域转而存储标记和EDC，从而省去独立的标记存储区域，节约空间。对比文件虽然使用了错误检测码（LED，如CRC）和具有纠错能力的码（GEC，如奇偶性），但其技术方案的出发点是提供分层错误处理（先检测，后纠正）。LED和GEC信息是作为额外的保护数据与原始数据一同存储（可能在同一行或不同行），并未提及这些信息是存储在某个条目原本专用于“错误保护”的区域，更没有提及用这个区域来存储“标记”。目标专利的“EDC替代ECC”是为了空间效率，而对比文件的“LED+GEC”是为了实现芯片删除级的容错，两者目的和手段均不同。 |
| **技术特征E**：将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中。<br>**判断结果**：未公开 | （同技术特征D的引用）对比文件中未提及任何关于“标记”或“标记存储区域”的内容，更未提及将其合并到数据存储区域。 | 该技术特征是实现空间高效存储的具体结构安排，其前提是存在“标记存储区域”。如对技术特征B和D的分析，对比文件既未公开具有独立“标记存储区域”的高速缓存条目结构，也未公开改变错误保护区域用途以容纳标记的方案。因此，对比文件完全没有涉及“标记存储区域的合并”这一概念。 |
| **技术特征F**：将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中。<br>**判断结果**：隐含公开 | 说明书[0016]段：“当脏线（dirty line）从处理器被写回到存储器时，不需要执行‘写前读’（read-before-write），且两个码都可被直接计算，从而避免对写性能的影响。”<br>说明书[0036]段：“当数据被修改时，GEC 430可被更新...每个高速缓存线写可转换成两个写——一个到数据位置...” | 对比文件描述了数据写入存储器的过程（如“写回到存储器”、“高速缓存线写”）。虽然其写入的对象是作为主存储器的“高速缓存线”及其关联的错误保护信息，而非明确作为“高速缓存”的数据区域，但“将数据写入存储器的某个位置”是存储器操作的基本动作。本领域技术人员可以理解，无论是写入缓存还是主存，都需要将数据写入存储介质的数据存储部分。因此，从对比文件公开的写入操作中，可以合理推断出存在“将数据写入数据存储区域”这一步骤。 |
| **技术特征G**：及将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中，而不将ECC写入所述高速缓存条目的所述错误保护区域中。<br>**判断结果**：未公开 | 说明书[0014]段：“错误检测码可基于其它类型的错误检测和/或错误保护码，例如循环冗余校验（CRC）...”<br>说明书[0015]段：“GEC 130可基于奇偶性...也可基于其它错误检测和/或错误保护码，例如CRC、BCH等。” | 目标专利的特征在于错误保护区域只存储“标记和EDC”，明确排除了“ECC”。对比文件的技术方案中，错误保护信息包括用于检测的LED码（如CRC，可视为一种EDC）和用于纠正的GEC码（如奇偶性，具有纠错能力，可视为一种ECC）。根据[0016]段和[0036]段，LED和GEC信息都会被写入存储器。因此，对比文件的错误保护区域（即存储LED/GEC信息的区域）实际上同时包含了检测码和纠正码，这与目标专利“只存EDC，不存ECC”的方案有本质区别。 |
| **技术特征H**：其中所述DRAM高速缓存管理电路经配置为以通写模式操作。<br>**判断结果**：未公开 | 说明书[0016]段提到“当脏线（dirty line）从处理器被写回到存储器时...”，暗示了存在“脏线”概念，这通常与回写（Write-Back）缓存策略相关，而非通写（Write-Through）模式。通写模式下数据同时写入缓存和主存，缓存中的数据通常不是“脏”的。对比文件未描述任何保证缓存与主存数据实时一致的通写机制。 | 目标专利的通写模式是为了在仅使用EDC（无纠错能力）时，确保主存（系统存储器DRAM）中始终有正确的数据副本，以便在缓存数据出错时回读。对比文件的技术方案关注于存储器本身的容错，其写入操作涉及更新数据和相关的GEC信息，并未提及这种缓存与主存之间的同步写入关系。因此，对比文件未公开通写模式。 |
| **技术特征I**：读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目；确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从系统存储器DRAM读取对应于所述高速缓存条目的存储行。<br>**判断结果**：未公开 | 说明书[0015]段：“如果LED 120检测到错误，则第二层保护——全局错误纠正（GEC）130——可被应用...基于读出无故障段和GEC段以及位置信息...来重构数据。”<br>说明书[0027]段：“读操作不需要存取GEC 430信息，除非错误被检测到，这是罕见的事件。” | 目标专利的该操作流程是基于“仅使用EDC，无ECC纠错”以及“通写模式保证主存数据正确”的前提。当EDC检测到错误时，直接去系统存储器读取备份。对比文件的操作流程是：检测到错误（通过LED）后，不是去另一个“系统存储器”读取，而是利用存储在同一存储器系统中的、具有纠错能力的GEC信息来“重构”数据。两者错误恢复机制完全不同。对比文件没有提及“系统存储器DRAM”作为错误恢复的数据源。 |
| **技术特征J**：关于回写模式、脏指示符、根据数据是否修改决定使用EDC或ECC等一系列操作。<br>**判断结果**：未公开 | 说明书[0016]段提到了“脏线”，但未进一步描述一套完整的脏数据管理机制，如专门的“脏指示符”阵列，以及根据数据干净或脏来动态选择使用EDC或ECC的策略。 | 目标专利的该特征是一套完整的、针对回写模式高速缓存的管理方案，核心在于根据数据状态（干净/脏）灵活采用不同的错误保护方案（EDC或ECC）以平衡空间效率和可靠性。对比文件仅提及“脏线”一词，并未公开与之配套的脏数据标识、判断逻辑以及差异化错误保护策略。其两层保护（LED+GEC）是应用于所有数据的固定方案，不因数据状态而改变。 |
| **技术特征K**：回写模式下的读取操作，基于脏指示符判断数据状态，分别处理EDC或ECC错误。<br>**判断结果**：未公开 | 无相应内容。对比文件未描述基于数据脏净状态进行不同读取和错误处理流程的机制。 | 该特征是技术特征J所述回写管理模式在读取侧的具体实现。既然对比文件未公开技术特征J的核心机制（脏指示符管理、差异化错误保护），自然也无法公开基于此机制的特定读取操作流程。 |
| **技术特征L**：其中所述DRAM高速缓存管理电路经配置以将所述高速缓存条目的所述ECC写入所述高速缓存条目的所述错误保护区域中作为里德-所罗门码；所述DRAM高速缓存管理电路进一步经配置以将误码指示符写入所述高速缓存条目的所述错误保护区域中，指示所述高速缓存条目的所述错误保护区域是否含有所述高速缓存条目的所述EDC或所述ECC。<br>**判断结果**：未公开 | 说明书[0001]段：“当前的商业芯片删除（chipkill）级可靠性机制可基于常规纠错码（ECC），例如里德-所罗门（RS）码、基于符号的码等。”（此段为背景技术）<br>说明书[0027]段：“GEC 330码可以是57比特实体，并可作为九个高速缓存线段的列式异或奇偶性被提供...”（此为具体实施方式中的GEC） | 对比文件在背景技术部分提及了里德-所罗门码作为现有技术，但在其发明内容的具体实施方案中，GEC使用的是基于异或的奇偶性等方法，并非里德-所罗门码。更重要的是，目标专利的“误码指示符”用于在同一个高速缓存条目内动态指示当前使用的是EDC还是ECC，这是配合其回写模式下差异化错误保护方案的特征。对比文件没有这种同一数据单元内错误保护方案动态切换的需求和设计，因此也未公开“误码指示符”。 |
| **技术特征M**：其集成到集成电路IC中。<br>**判断结果**：隐含公开 | 说明书[0001]段提及“现代服务器和刀片服务器”，[0045]段提及“服务器”。这些装置通常包含集成了处理器和存储器控制器的集成电路。 | 对比文件描述的存储器控制器、DRAM模块等组件是现代计算系统的基本部分。本领域技术人员公知，这些组件尤其是存储器控制器，通常被集成在处理器芯片（即集成电路IC）内部或作为独立的芯片存在。因此，从对比文件公开的包含存储器控制器的系统，可以合理推断出其可以被集成到集成电路中。 |
| **技术特征N**：其集成到选自由以下组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；移动电话；蜂窝式电话；智能电话；平板计算机；平板手机；服务器；计算机；便携式计算机；台式计算机；个人数字助理PDA；监视器；计算机监视器；电视机；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器；便携式数字视频播放器；以及机动车。<br>**判断结果**：直接公开 | 说明书[0001]段：“存储器系统可靠性是在现代服务器和刀片服务器中的严重和增长中的忧虑。” | 对比文件明确指出了其技术可应用于“服务器”。而“服务器”位列目标专利权利要求列举的装置群组之中。因此，对比文件直接公开了将该技术集成到特定类型装置（服务器）的内容。 |
<<<A>>><<<c>>><<<f>>><<<m>>><<<N>>>