对比文件名称：发明专利_JP2014517394A Large ram cache
目标专利名称：提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储
模型名称：GPT-4
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| A: 一种基于处理器的系统，《隐含公开》 | 对比文件未明确使用“基于处理器的系统”这一表述，但全文多处提及计算机处理系统、处理核心（CPU）、以及DRAM系统作为缓存的应用场景。例如，在背景技术部分提到“コンピュータ処理システムは、一般に、いくつかのレベルのメモリを備える。”（计算机处理系统通常包含若干级别的存储器）[2]。 | 根据目标专利说明书及本领域公知常识，基于处理器的系统是包含处理器和存储器的计算系统。对比文件通篇描述的是将低功耗堆叠DRAM系统（即高带宽存储器的一种形式）配置为缓存，用于计算机处理系统或处理核心（CPU）。本领域技术人员阅读对比文件后，能够直接且毫无疑义地确定，其所描述的DRAM缓存系统必然是集成或应用于一个更大的、包含处理器的系统（即基于处理器的系统）中，以实现其缓存功能。因此，该技术特征被对比文件隐含公开。 |
| B: 动态随机存取存储器DRAM高速缓存，其为高带宽存储器的一部分，所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目，《隐含公开》 | 1. “低電力スタック型DRAMシステムは、CPUに近いキャッシュメモリに、以前から知られていたものよりも大きい記憶容量を提供し得る。”（低功耗堆叠型DRAM系统可以在靠近CPU的缓存存储器中提供比以往已知的更大的存储容量）[2]。<br>2. “ページ202は、各ラインが64バイト(512ビット)を含む、16ウェイすなわちラインL0〜L15を含む。 ラインL1〜L15は、データを記憶するために利用されるが、ラインL0は、メタデータのために割り当てられる。”（页面202包括16个路即行L0至L15，每行包含64字节（512比特）。行L1至L15用于存储数据，而行L0被分配给元数据）[2]。<br>3. “フィールドE0〜E15は、それぞれ、ラインL0〜L15のうちの1つに関するメタデータに一意に対応する。 他の情報の中でも、フィールドE0〜E15は、ラインL0〜L15に関するECCビットを含み得る。”（字段E0至E15分别唯一对应于行L0至L15中之一的元数据。除其他信息外，字段E0至E15可包含关于行L0至L15的ECC比特）[2]。<br>4. “13ビットのタグ情報が、フィールドE1〜E15の各々に記憶され得る。”（13比特的标签信息可以存储在每个字段E1至E15中）[2]。 | 目标专利中，高带宽存储器特指堆叠裸片DRAM（如HBM）。对比文件明确将“低電力スタック型DRAMシステム”（低功耗堆叠型DRAM系统）用作靠近CPU的缓存，这与目标专利中“高带宽存储器的一部分”的DRAM高速缓存作用相同。对比文件描述了缓存的基本结构：一个页面（Page）包含多个“ライン”（行，即高速缓存条目），其中L1-L15行用于存储数据（对应“数据存储区域”），L0行被分配用于存储“メタデータ”（元数据）。元数据包括标签（タグ）和ECC比特。虽然对比文件未明确将存储元数据的区域命名为“错误保护区域”，但ECC比特的作用正是为了错误检测和校正（见[2]：“誤り検出および誤り訂正”），因此存储ECC的部分实质上起到了错误保护的作用。同时，标签也存储在该元数据区域。因此，本领域技术人员可以明确且直接地确定，对比文件的DRAM缓存被配置为提供多个高速缓存条目，每个条目实质上包含数据存储区域（L1-L15）和一个兼具标记存储和错误保护功能的元数据区域（L0中的对应字段）。该技术特征被隐含公开。 |
| C: 及DRAM高速缓存管理电路，其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存，《隐含公开》 | 对比文件未明确描述一个独立的、位于“计算裸片上”的“DRAM高速缓存管理电路”。然而，它描述了管理缓存访问的功能和逻辑。例如，在描述缓存访问过程时提到：“データ要求がDRAMシステム200のページ202に向けられる際、ページ202は、最初、検査のためにオープンされる。 次に、ラインL0にアクセスされ、フィールドE1〜E15内のタグを含むメタデータが分析される。”（当数据请求指向DRAM系统200的页面202时，页面202首先为了检查而被打开。接着，访问行L0，分析包含字段E1-E15中标签的元数据）[2]。 这隐含了需要某种控制逻辑来执行打开页面、访问元数据、分析标签等操作。 | 根据目标专利说明书，DRAM高速缓存管理电路是用于管理对DRAM高速缓存存取的控制逻辑。对比文件详细描述了缓存访问的流程（打开页面、读取分析元数据标签、根据命中/未命中决定后续操作等）。本领域技术人员能够理解，要实现对比文件所描述的这些缓存管理功能（如标签比较、错误检测、数据读写控制等），必然需要相应的控制电路或逻辑单元。虽然对比文件未明确定位该电路在“计算裸片上”，但鉴于其描述的DRAM系统（低功耗堆叠DRAM）通常通过高速接口（如TSV）与处理器裸片连接，管理这些缓存操作的控制逻辑通常由处理器侧（即计算裸片）的存储器控制器或专用逻辑来实施。因此，本领域技术人员能够合理推断出存在一个与DRAM缓存通信耦合的管理电路，该特征被隐含公开。 |
| D: 所述DRAM高速缓存管理电路经配置以：改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途，以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC，《未公开》 | 对比文件始终使用ECC进行错误校正。例如：“例示的な実施形態は、ECC機構などの、誤り検出および誤り訂正の機能が導入される、そのような低電力スタック型DRAMシステムの構成を含む。”（示例性实施例包括配置这样的低功耗堆叠DRAM系统，引入诸如ECC机制的错误检测和校正功能）[2]。并且，元数据区域中存储的是ECC比特和标签。例如：“フィールドE0〜E15は、ラインL0〜L15に関するECCビットを含み得る。”（字段E0至E15可包含关于行L0至L15的ECC比特）以及“13ビットのタグ情報が、フィールドE1〜E15の各々に記憶され得る。”（13比特的标签信息可以存储在每个字段E1至E15中）[2]。 | 目标专利的核心发明点之一在于，为了节省标记存储空间，将原本用于存储ECC（错误校正码）的错误保护区域改为存储EDC（错误检测码）和标记，从而无需单独的标记存储区域。对比文件明确教导在其元数据区域（相当于错误保护区域）中存储的是ECC（用于错误检测和校正）以及标签。对比文件完全没有提及使用EDC（仅能检测错误）来替代ECC（能检测并校正错误），也完全没有提及为了存储标记而改变错误保护区域（即存储ECC的区域）的用途。相反，对比文件是并列地在元数据区域中同时存储标签和ECC。因此，对比文件既未直接公开也未隐含公开“改变错误保护区域用途以存储标记及EDC而非ECC”这一技术特征。 |
| E: 将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中，《未公开》 | 对比文件中，标签（标记）明确存储在独立的元数据区域（L0行）中，与数据区域（L1-L15行）物理分离。例如：“ラインL1〜L15は、データを記憶するために利用されるが、ラインL0は、メタデータのために割り当てられる。”（行L1至L15用于存储数据，而行L0被分配给元数据）[2]。“13ビットのタグ情報が、フィールドE1〜E15の各々に記憶され得る。”（13比特的标签信息可以存储在每个字段E1至E15中）[2]。 | 目标专利的“合并”是指消除或减少独立的标记存储区域，将标记存储功能整合到其他区域（如错误保护区域）。对比文件明确设置了一个独立的行（L0）专门作为“メタデータ”（元数据）区域，用于存储标签和ECC等。标签并未被“合并”到数据存储区域（L1-L15），而是与数据区域分开存储。因此，对比文件未公开此技术特征。 |
| F: 将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中，《直接公开》 | “ラインL1〜L15は、データを記憶するために利用される”（行L1至L15用于存储数据）[2]。 以及更具体的描述：“ラインL1〜L15は、最初に、ページ202内に記憶すべきデータで満たされ得る。”（行L1至L15最初可以用要存储在页面202内的数据填充）[2]。 | 对比文件明确公开了将数据写入DRAM缓存条目的数据存储区域（即行L1-L15）的操作。这与其作为缓存存储数据的基本功能一致。该技术特征被直接公开。 |
| G: 及将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中，而不将ECC写入所述高速缓存条目的所述错误保护区域中，《未公开》 | 对比文件公开的是将标签和ECC写入元数据区域，而非EDC。见特征D的引用。 | 如特征D所述，对比文件写入的是ECC（错误校正码），而非EDC（错误检测码）。目标专利强调“不将ECC写入”，而对比文件明确写入了ECC。因此，该技术特征未被公开。 |
| H: 其中所述DRAM高速缓存管理电路经配置为以通写模式操作。《未公开》 | 对比文件未提及通写（write-through）模式或回写（write-back）模式的具体操作模式。 | 对比文件没有描述缓存与主存储器（系统存储器DRAM）之间的数据一致性策略，例如通写模式。该技术特征未被公开。 |
| I: 根据权利要求2所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目；确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从系统存储器DRAM读取对应于所述高速缓存条目的存储行。《未公开》 | 对比文件描述了读取缓存条目并检查ECC的过程，但其ECC用于错误检测和校正，且未提及在检测到错误时从“系统存储器DRAM”读取。例如：“第1および第2のビートの間にヒットを起こしたラインからの要求データに誤りが存在しないことをECCビットが示すと仮定すると...”（假设ECC比特表明在第一个和第二个节拍期间命中的行中的请求数据没有错误...）[2]。 其主要关注利用ECC进行错误校正，而非在检测到错误时回退到由ECC保护的系统存储器。 | 该技术特征依赖于通写模式（特征H）和使用EDC而非ECC（特征D、G）的前提。对比文件既未公开通写模式，也未公开使用EDC。此外，对比文件虽然提到了主存储器（メインメモリ），但并未描述在缓存数据出错时从主存储器读取数据以获取正确副本的纠错流程。其纠错依赖于缓存条目自身存储的ECC。因此，该技术特征未被公开。 |
| J: 其中：所述DRAM高速缓存管理电路经配置为以回写模式操作；所述DRAM高速缓存管理电路包括多个脏指示符，其对应于所述DRAM高速缓存的所述多个高速缓存条目；及所述DRAM高速缓存管理电路进一步经配置以：确定所述待高速缓存的数据是否已经修改；响应于确定所述待高速缓存的数据已经修改：将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中；将所述高速缓存条目的所述标记写入所述高速缓存条目的标记存储区域中；将所述高速缓存条目的ECC写入所述高速缓存条目的所述错误保护区域中；及设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有经修改数据；及响应于确定所述待高速缓存的数据尚未经修改：设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有未经修改的数据；其中所述DRAM高速缓存管理电路经配置以进一步响应于确定所述待高速缓存的数据尚未经修改，改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途以存储所述高速缓存条目的所述标记及所述EDC而ECC，将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中，将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中，且将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中。《隐含公开》（部分） | 1. 关于脏指示符：“「有効」、「ダーティ」、および「ロック」ビットも、メタデータフィールドに導入することができる。... ダーティビットは、古い/修正されたキャッシュラインを追跡および交換するのを支援することができる。”（“有效”、“脏”和“锁”比特也可以引入元数据字段。... 脏比特可以帮助跟踪和交换旧的/修改过的缓存行）[2]。 这公开了对应于缓存条目的脏指示符（ダーティビット）。<br>2. 关于回写模式：虽然未明确命名“回写模式”，但引入“脏比特”用于跟踪修改过的缓存行，这强烈暗示了缓存可能以回写模式操作，因为通写模式下所有写入会立即更新主存，脏状态不是必需的。本领域技术人员可以合理推断，具备脏比特的缓存系统支持回写模式。 | 该技术特征是一个复杂的组合，涉及回写模式、脏指示符、以及对干净数据和脏数据的不同处理流程。对比文件明确公开了在元数据中包含“脏比特”（ダーティビット），这对应于“多个脏指示符”。脏比特的存在是本领域技术人员推断缓存支持回写模式（与通写模式相对）的强有力依据，因为脏比特主要用于标记缓存行中的数据是否已被修改且尚未写回主存，这正是回写模式的核心特征之一。因此，对比文件隐含公开了“DRAM高速缓存管理电路经配置为以回写模式操作”以及“包括多个脏指示符”这两个子特征。然而，对比文件**没有**公开基于数据是否修改（脏/干净）而采用截然不同的存储架构：即对于脏数据，使用独立的标记存储区域和ECC；对于干净数据，则改变错误保护区域用途，使用EDC和合并标记存储。对比文件对所有缓存行（无论脏干净）采用统一的结构：标签和ECC都存储在独立的元数据区域（L0）。因此，特征J中关于区分脏/干净数据并采用不同存储和处理流程的**具体配置**（包括“改变用途以存储标记及EDC而非ECC”、“合并标记存储区域”等）未被公开。隐含公开仅限于回写模式的概念和脏指示符的存在。 |
| K: 根据权利要求4所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：读取所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目；基于所述多个脏指示符中对应于所述高速缓存条目的所述脏指示符来确定所述高速缓存条目是否含有经修改数据；响应于确定所述高速缓存条目含有经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC指示数据错误：确定所述数据错误是否为可校正的；响应于确定所述数据错误为可校正的，基于所述ECC校正所述数据错误；及响应于确定所述数据错误并非可校正的，从系统存储器DRAM中读取对应于所述高速缓存条目的存储行；及响应于确定所述高速缓存条目不含经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从所述系统存储器DRAM中读取对应于所述高速缓存条目的所述存储行。《未公开》 | 对比文件未描述如此详细的、基于脏指示符分支的读取和纠错流程。它描述了读取缓存、检查ECC的一般概念，但未将ECC检查与脏状态关联，也未描述不可校正错误时从系统存储器读取。对于干净数据，它也未提及使用EDC。 | 该技术特征详细描述了在回写模式下，根据脏指示符判断，对脏数据和干净数据分别采用ECC纠错和EDC检测并回退到系统存储器的完整读取流程。这完全依赖于目标专利特有的、区分脏/干净数据的混合存储架构（特征J中未被公开的部分）。对比文件没有公开这种区分处理的流程，其纠错机制是基于统一的ECC，且未提及不可校正错误时的系统存储器回退操作（对于干净数据，目标专利使用EDC，检测到错误即回退；对比文件使用ECC，可尝试校正）。因此，该技术特征未被公开。 |
| L: 其中所述DRAM高速缓存管理电路经配置以将所述高速缓存条目的所述ECC写入所述高速缓存条目的所述错误保护区域中作为里德‑所罗门码；所述DRAM高速缓存管理电路进一步经配置以将误码指示符写入所述高速缓存条目的所述错误保护区域中，指示所述高速缓存条目的所述错误保护区域是否含有所述高速缓存条目的所述EDC或所述ECC。《隐含公开》 | 1. 关于里德-所罗门码：“例示的な実施形態は、SEC/DEDに512ビットのデータ当り11個のECCビットを使用することによってオーバーヘッドを2.1%に、二重誤り訂正(DEC)に512ビットのデータ当り21個のECCビットを使用することによってオーバーヘッドを4.1%に縮小することが可能である。”（示例性实施例可以通过对SEC/DED使用每512比特数据11个ECC比特将开销减少到2.1%，通过对DEC使用每512比特数据21个ECC比特将开销减少到4.1%）[2]。 里德-所罗门码是一种常用的能够实现SEC/DED或DEC的ECC编码方式，本领域技术人员阅读此处时，能够合理推断出为实现所述性能，可以使用里德-所罗门码。<br>2. 关于误码指示符：对比文件未明确提及“误码指示符”。但其元数据区域存储了多种信息（标签、ECC、脏/有效/锁比特等）。本领域技术人员可以理解，为了正确解析元数据区域的内容，需要知道其中存储的信息类型或格式。在更复杂的系统中，可能存在指示元数据内容类型的标识。虽然对比文件未明确记载，但基于其元数据包含多种信息的事实，本领域技术人员有可能推断出可能需要某种指示符来区分元数据的具体构成或所使用的错误保护类型，尤其是在可配置的系统中。这是一种较为宽松的隐含公开判断。 | 首先，对比文件提到了使用特定比特数的ECC来实现SEC/DED或DEC，这属于ECC的具体实现方式范畴。里德-所罗门码是本领域实现此类ECC的常见且高效的选择。因此，本领域技术人员可以从对比文件对ECC性能的描述中，合理推断出可以使用里德-所罗门码作为具体的ECC编码方式。其次，关于“误码指示符”，目标专利中其作用是区分错误保护区域存储的是EDC还是ECC。对比文件虽然没有这种区分（因为一直用ECC），但其元数据区域确实存储了不同类型的信息（如标签、ECC、状态位）。为了管理这些信息，系统需要知道如何解析它们。虽然对比文件没有明确记载一个独立的“误码指示符”，但本领域技术人员在实现此类缓存系统时，有可能通过元数据中特定比特的固定位置、或通过额外的状态标志来隐含地“指示”所存储的错误保护码类型（尽管在对比文件中只有一种类型）。从宽松的隐含公开标准出发，可以认为对比文件隐含了在错误保护区域中需要某种方式来确定其内容属性的概念。因此，该技术特征被整体隐含公开。 |
| M: 其集成到集成电路IC中。《直接公开》 | “低電力スタック型DRAMシステム”（低功耗堆叠型DRAM系统）本身就是一种集成电路（IC）产品。全文讨论的即是这种IC作为缓存的应用。 | 对比文件描述的“低功耗堆叠型DRAM系统”是一种存储器集成电路。将其配置为缓存，自然就是将其集成到一个更大的集成电路系统或作为集成电路的一部分。本领域技术人员可以直接且明确地确定这一点。该技术特征被直接公开。 |
| N: 其集成到选自由以下组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；移动电话；蜂窝式电话；智能电话；平板计算机；平板手机；服务器；计算机；便携式计算机；台式计算机；个人数字助理PDA；监视器；计算机监视器；电视机；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器；便携式数字视频播放器；以及机动车。《未公开》 | 对比文件未具体列举其DRAM缓存系统可集成于哪些终端装置中。 | 对比文件没有公开将此基于处理器的系统集成到任何具体类型的消费电子或计算装置中。该技术特征未被公开。 |
<<<F>>><<<M>>><<<a>>><<<b>>><<<c>>><<<j>>><<<l>>>