对比文件名称：发明申请_US20140149651A1 Providing Extended Cache Replacement State Information
目标专利名称：提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储
模型名称：GPT-4
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：一种基于处理器的系统** <br> **《直接公开》** | [0045] Processor 300 may be a general-purpose processor, such as a Core™ i3, i5, i7, 2 Duo and Quad, Xeon™, Itanium™, XScale™ or StrongARM™ processor, which are available from Intel Corporation, of Santa Clara, Calif. Alternatively, the processor may be from another company, such as ARM Holdings, Ltd, MIPS, etc. The processor may be a special-purpose processor, such as, for example, a network or communication processor, compression engine, graphics processor, co-processor, embedded processor, or the like. The processor may be implemented on one or more chips. Processor 300 may be a part of and/or may be implemented on one or more substrates using any of a number of process technologies, such as, for example, BiCMOS, CMOS, or NMOS. In some embodiments, processor 300 may be a system on a chip (SoC) that includes cores 3020-n. | 对比文件明确公开了“处理器(processor)”，并描述了其可以是通用处理器、专用处理器，可以集成在芯片上或作为片上系统(SoC)的一部分。这些处理器是构成“基于处理器的系统”的核心部件，因此对比文件直接公开了“一种基于处理器的系统”这一技术特征。 |
| **技术特征B：动态随机存取存储器DRAM高速缓存，其为高带宽存储器的一部分，所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目** <br> **《隐含公开》** | [0048] ... cache memory 316 includes a plurality of entries or cache lines 3150-315n (generically cache line 315)... Each cache line 315 includes a data portion 325 that stores corresponding data while a metadata portion 330 includes various metadata associated with the data stored in the data portion. Such metadata may include tag information, cache coherency information, error correction coding information, and replacement state information... | 对比文件公开了包含多个高速缓存行(cache line)的高速缓存存储器，每个高速缓存行包括数据部分(data portion)和元数据部分(metadata portion)。元数据部分包含标记信息(tag information)和错误校正编码信息(error correction coding information)。这分别对应于目标专利中的“数据存储区域”和集成了“标记存储区域”与“错误保护区域”的“元数据部分”。虽然对比文件未明确使用“标记存储区域”、“错误保护区域”等术语，也未提及“高带宽存储器”，但本领域技术人员可以直接且明确地确定，一个常规的高速缓存行必然包含用于存储地址标记的字段和用于错误校验/校正的字段。因此，对比文件隐含公开了提供具有数据、标记和错误保护区域的高速缓存条目的高速缓存。 |
| **技术特征C：及DRAM高速缓存管理电路，其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存** <br> **《隐含公开》** | [0047] As seen in FIG. 3, execution logic 304 may couple to a control logic 308 which may be a cache controller or other control logic to control storage and retrieval operations with regard to a cache memory 316... While control logic 308 may include various components, illustrated in FIG. 3 is a replacement state logic 310 and an eviction logic 312. | 对比文件公开了控制逻辑(control logic 308)，其可以是高速缓存控制器(cache controller)，用于控制对高速缓存存储器(cache memory 316)的存储和检索操作，并包含替换状态逻辑(replacement state logic)和逐出逻辑(eviction logic)等功能模块。该控制逻辑执行高速缓存管理功能，相当于目标专利中的“DRAM高速缓存管理电路”。该逻辑与高速缓存存储器316耦合（如图3所示及文字描述“couple to”），并且通常集成在处理器（如300）内部。处理器被描述为可以实现在一个或多个芯片/衬底上（[0045]），这对应于“计算裸片”。因此，本领域技术人员可以合理推断出存在一个位于计算裸片上并与高速缓存通信耦合的管理电路。该特征被隐含公开。 |
| **技术特征D：所述DRAM高速缓存管理电路经配置以：改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途，以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC** <br> **《未公开》** | [0048] ... metadata portion 330 includes various metadata... Such metadata may include tag information... error correction coding information... [0051] ... metadata portion 330 further includes an error correction coding field 338 which may include error correction coding information. | 对比文件始终描述在元数据部分（对应于错误保护区域）存储的是“错误校正编码信息(error correction coding information)”，即ECC。对比文件没有提及使用错误检测码(EDC)代替错误校正码(ECC)，更没有提及为了节省空间而改变错误保护区域的用途，将标记和EDC一同存储在该区域中。该技术特征是目标专利为了解决“标记占用独立存储空间导致高速缓存有效容量降低”这一特定技术问题的核心创新点，对比文件完全没有涉及。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征E：将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中** <br> **《未公开》** | [0048] ... Each cache line 315 includes a data portion 325 that stores corresponding data while a metadata portion 330 includes various metadata associated with the data stored in the data portion. Such metadata may include tag information... | 对比文件明确将标记(tag information)作为元数据(metadata)的一部分，与数据部分(data portion)分开存储。它没有描述或暗示将标记存储区域合并到数据存储区域中。合并标记和数据区域是目标专利为实现空间高效存储而采取的特定手段，对比文件未公开此做法。 |
| **技术特征F：将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中** <br> **《隐含公开》** | [0048] ... Each cache line 315 includes a data portion 325 that stores corresponding data... [0031] ... the data of the evicted cache line is sent to a more distant portion of the memory hierarchy... [0031] ... incoming data (e.g., of a read or write access) to be stored. | 对比文件描述了高速缓存行包含用于存储相应数据的数据部分（[0048]）。同时，在描述高速缓存操作时，提到了存储传入数据（[0031]）。将数据写入高速缓存行的数据部分是本领域高速缓存的基本操作。因此，尽管对比文件没有使用“将待高速缓存的数据写入...数据存储区域中”的表述，但本领域技术人员可以直接且明确地从其公开的高速缓存结构和操作中确定该技术特征。该特征被隐含公开。 |
| **技术特征G：及将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中，而不将ECC写入所述高速缓存条目的所述错误保护区域中。** <br> **《未公开》** | [0048] ... metadata portion 330 includes... error correction coding information... [0051] ... error correction coding field 338 which may include error correction coding information. | 如特征D和E所述，对比文件公开的是在元数据/错误保护区域存储ECC信息，而非EDC信息。对比文件完全没有提及将标记和EDC一同写入错误保护区域，并明确排除ECC。因此，该技术特征未被公开。 |
| **技术特征H：其中所述DRAM高速缓存管理电路经配置为以通写模式操作。** <br> **《未公开》** | 无相关引用。 | 对比文件全文未提及高速缓存的“通写模式(write-through mode)”或“回写模式(write-back mode)”。其关注点在于缓存行的替换状态管理，而非数据一致性写入模式。因此，该技术特征未被公开。 |
| **技术特征I：读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目；确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从系统存储器DRAM读取对应于所述高速缓存条目的存储行。** <br> **《未公开》** | 无相关引用。 | 该特征详细描述了在通写模式下，基于EDC进行错误检测并在检测到错误时从系统存储器DRAM读取数据的完整流程。对比文件既未公开通写模式（特征H），也未公开使用EDC进行错误检测（特征D、G），更未公开基于EDC错误结果从系统DRAM读取数据恢复的机制。因此，该技术特征未被公开。 |
| **技术特征J：其中：所述DRAM高速缓存管理电路经配置为以回写模式操作；所述DRAM高速缓存管理电路包括多个脏指示符，其对应于所述DRAM高速缓存的所述多个高速缓存条目；及所述DRAM高速缓存管理电路进一步经配置以：确定所述待高速缓存的数据是否已经修改；响应于确定所述待高速缓存的数据已经修改：将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中；将所述高速缓存条目的所述标记写入所述高速缓存条目的标记存储区域中；将所述高速缓存条目的ECC写入所述高速缓存条目的所述错误保护区域中；及设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有经修改数据；及响应于确定所述待高速缓存的数据尚未经修改：设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有未经修改的数据；其中所述DRAM高速缓存管理电路经配置以进一步响应于确定所述待高速缓存的数据尚未经修改，改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途以存储所述高速缓存条目的所述标记及所述EDC而ECC，将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中，将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中，且将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中。** <br> **《未公开》** | [0048] ... metadata portion 330 includes... cache coherency information which in an embodiment may be implemented using a modified exclusive shared invalid (MESI) cache coherency protocol. | 对比文件提到了缓存一致性协议（如MESI），其中包含“已修改(Modified)”状态，这可以对应于“脏数据”的概念。然而，目标专利特征J中定义的“脏指示符”具有特定用途：用于区分对待干净数据和脏数据，从而决定对高速缓存条目是采用“标记+EDC”存储于错误保护区域的创新方案，还是采用传统的“独立标记区域+ECC”方案。对比文件中的“脏”（MESI中的M状态）仅用于缓存一致性目的，不涉及决定错误保护机制的选择或标记存储区域的合并。对比文件未公开基于数据干净/脏状态来动态切换使用EDC或ECC、合并或分开标记存储区域这一整套复杂的控制逻辑和方案。因此，该技术特征未被公开。 |
| **技术特征K：读取所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目；基于所述多个脏指示符中对应于所述高速缓存条目的所述脏指示符来确定所述高速缓存条目是否含有经修改数据；响应于确定所述高速缓存条目含有经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述ECC指示数据错误：确定所述数据错误是否为可校正的；响应于确定所述数据错误为可校正的，基于所述ECC校正所述数据错误；及响应于确定所述数据错误并非可校正的，从系统存储器DRAM中读取对应于所述高速缓存条目的存储行；及响应于确定所述高速缓存条目不含经修改数据：确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从所述系统存储器DRAM中读取对应于所述高速缓存条目的所述存储行。** <br> **《未公开》** | 无相关引用。 | 该特征详细描述了在回写模式下，根据脏指示符判断数据状态，并分别对脏数据（使用ECC）和干净数据（使用EDC）进行不同的错误检测与处理（校正或从系统内存读取）的完整读取流程。如前述特征分析，对比文件未公开基于脏指示符切换错误保护机制（EDC/ECC）的方案（特征J），也未公开使用EDC进行错误检测（特征D、G），更未公开这一整套针对不同数据状态的分支错误处理流程。因此，该技术特征未被公开。 |
| **技术特征L：其中所述DRAM高速缓存管理电路经配置以将所述高速缓存条目的所述ECC写入所述高速缓存条目的所述错误保护区域中作为里德‑所罗门码；所述DRAM高速缓存管理电路进一步经配置以将误码指示符写入所述高速缓存条目的所述错误保护区域中，指示所述高速缓存条目的所述错误保护区域是否含有所述高速缓存条目的所述EDC或所述ECC。** <br> **《未公开》** | 无相关引用。 | 对比文件提到了错误校正编码字段（[0051]），但未具体限定其编码类型为“里德-所罗门码”。更重要的是，对比文件完全没有提及“误码指示符”这一用于标识当前错误保护区域内容（是EDC还是ECC）的元数据。该特征是目标专利为了支持其混合使用EDC和ECC的方案而引入的配套技术，对比文件未公开。 |
| **技术特征M：其集成到集成电路IC中。** <br> **《隐含公开》** | [0045] The processor may be implemented on one or more chips. Processor 300 may be a part of and/or may be implemented on one or more substrates using any of a number of process technologies, such as, for example, BiCMOS, CMOS, or NMOS. In some embodiments, processor 300 may be a system on a chip (SoC)... | 对比文件明确描述了处理器可以实现在一个或多个芯片上，并可以使用BiCMOS、CMOS、NMOS等工艺技术，还可以是片上系统(SoC)。这清楚地表明了对比文件中的处理器系统是集成在集成电路(IC)中的。因此，该技术特征被隐含公开。 |
| **技术特征N：其集成到选自由以下组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；移动电话；蜂窝式电话；智能电话；平板计算机；平板手机；服务器；计算机；便携式计算机；台式计算机；个人数字助理PDA；监视器；计算机监视器；电视机；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器；便携式数字视频播放器；以及机动车。** <br> **《隐含公开》** | [0077] Embodiments can be incorporated into other types of systems including mobile devices such as a smart cellular telephone, Ultrabook™, tablet computer, netbook, or so forth. | 对比文件在[0077]段明确提到，其实施例可以并入其他类型的系统中，包括移动设备，例如智能手机(smart cellular telephone)、超级本、平板电脑等。这直接列举了目标专利特征N中“移动电话；蜂窝式电话；智能电话；平板计算机”等装置类型。虽然对比文件未列举全部装置，但其明确指出了所描述的技术可以集成到包括智能手机、平板电脑在内的多种装置中。本领域技术人员可以理解，具有处理器和高速缓存的系统可以广泛应用于所列的各种电子和计算设备中。因此，该技术特征被隐含公开。 |
<<<A>>><<<b>>><<<c>>><<<f>>><<<m>>><<<n>>>