目标专利:648用于高速同步串行接口(HSI)的多通道高速接口及相关系统和方法
专利公开号:CN104067252B
专利权人:高通股份有限公司
无效请求书提交日期:2026年
非显而易见性评估仅供参考,不构成法律建议。
| 编号 | 名称 |
|---|
一种配置成使用经修改的高速同步串行接口HSI协议进行操作的电子器件(86),所述电子器件包括:传送通信接口(94),包括: 用于提供HSI协议数据路径的装置(108),其配置成携带来自所述电子器件的数据; 用于提供HSI协议就绪路径的装置(118),其配置成携带HSI协议兼容就绪信号;以及用于提供HSI协议标志路径的装置(106),其配置成携带标志信号; 其中所述传送通信接口进一步包括: 用于提供一条或多条附加数据路径的装置(110、112、114、116),其配置成与所述用于提供数据路径的装置所携带的数据并行地携带来自所述电子器件的附加数据,以使得所述用于提供数据路径的装置和用于提供所述一条或多条附加数据路径的装置携带跨所述数据路径和所述一条或多条附加数据路径拆解的HSI协议兼容数据。
作为一名经验丰富的专利代理师,我已对目标专利(以下简称“本申请”)权利要求1及其说明书,以及提供的五份对比文件(D1-D5)进行了深入分析。
本申请的核心发明点在于:针对传统的**MIPI HSI(高速同步串行接口)协议(通常为单通道,吞吐量受限),通过增加并行的数据路径(通道)并采用数据拆解(Striping/Disassembling)**技术,在保持HSI协议兼容性的同时,大幅提升芯片间通信的吞吐量。
以下是针对权利要求1的详细技术分析与对比:
根据说明书【0008】及【0023】-【0031】的描述,权利要求1的技术特征解释如下:
特征A/B/C/D(传统HSI基础):
解释:这些特征构成了标准的MIPI HSI接口。说明书图2及【0025】明确指出,常规HSI链路包括数据路径(DATA)、标志路径(FLAG)、就绪路径(READY)以及可选的苏醒路径(WAKE)。
特征D(标志信号):说明书图3及【0026】解释了其特殊逻辑——用于指示数据重复比特,确保在每个比特位,数据或标志信号必有一个发生翻转,以便接收端识别。
特征E(核心改进:多通道拆解):
解释:本申请的关键在于增加“一条或多条附加数据路径”(如110, 112等)。说明书【0033】及图6A-6C详细解释了“拆解”过程:将串行数据通过多个数据路径进行“横向分发”。例如图6A中,D0、D2发送至通道0,D1、D3发送至通道1。
| 权利要求1的技术特征 | D1 (US5276808A) | D2 (US2003236939A) | D3 (US6941252B) | D4 (US2011004818A) | D5 (US2006209722A1) |
| 特征A:电子器件包括传送通信接口(94),包括用于提供HSI协议数据路径的装置(108) | 未明确提及HSI协议,但公开了数据总线(110)[3:38] | 公开了一种高速芯片间接口(HSI)链路100[0041] | 公开了光纤通道(Fibre Channel)链接28[0044] | 提及PCI Express物理层18[0002] | 涉及PCI Express传输系统11[0122] |
| 特征B:配置成携带来自电子器件的数据 | 公开从主机接收数据用于存储[1:57] | 公开用于芯片间通信数据流[0042] | 公开在节点间传输数据帧[0043] | 公开传输层数据处理[0002] | 公开节点间的点对点通信[0125] |
| 特征C:用于提供HSI协议就绪路径的装置(118),携带兼容就绪信号 | 未公开 | 隐含有握手/同步机制,但未具体对应HSI就绪信号 | 提及链路控制器管理链路状态[0026] | 未公开 | 未公开 |
| 特征D:用于提供HSI协议标志路径的装置(106),携带标志信号 | 未公开 | 未明确提及类似HSI的标志位跳转逻辑 | 未公开 | 未公开 | 未公开 |
| 特征E:附加数据路径并行携带附加数据,携带跨路径拆解的协议兼容数据 | 实质公开:公开了将数据拆解(Striping)分配到多个缓冲区/存储设备[1:57, 5:48] | 实质公开:将40位宽数据流交织为10位宽并行总线传输[0042] | 实质公开:公开了“帧拆解(Frame Striping)”方法,将数据帧跨并行链路传输[0021, 0024] | 未公开 | 未公开 |
理由:D2公开了一种“高速芯片间通信接口(HSI link)”[0041],其应用场景(芯片间通信)、解决的技术问题(提高总线带宽、减少引脚数)与本申请高度一致。
技术对应:D2公开了将宽位数据流(如40位)交织并分配到多位(如10位)并行数据总线上的过程[0042],这在本质上就是一种数据的并行拆解与传输,对应本申请特征E。
理由:D3虽然基于光纤通道(Fibre Channel),但其核心技术是“帧拆解(Frame Striping)”[0021]。它明确提出了将多个物理链路聚合为一个虚拟的、高带宽的“单一逻辑链路”[0044],解决了由于单一链路速率限制导致的带宽瓶颈问题。其关于“横向分配数据帧”的描述与本申请特征E中的“拆解”逻辑完全一致。
特征A/B/C/D的公开情况:这些特征属于MIPI HSI协议的公知常识。即使D1-D5未全盘罗列,在本申请的说明书背景技术部分【0006】也已经承认版本1.01.00的HSI规范是现有技术。
核心特征E的公开情况:D3公开了在并行链路上进行数据帧拆解(Frame Striping)以模拟单一高带宽链路的技术手段;D2公开了在芯片间接口中通过交织技术实现并行多位传输。
结论:如果以D2作为最接近现有技术,结合D3的拆解教学以及MIPI HSI的标准规范,权利要求1的整体方案被认为是非显而易见的难度极大。
最薄弱(即最容易被无效)特征:特征E(多通道并行拆解)。
虽然本申请将其应用在“HSI协议”上,但“将串行数据拆解到多个并行通道以提高吞吐量”这一手段在高速通信领域(如D1的RAID存储、D3的光纤通道、D2的高速并行接口)属于极其通用的技术方案。
相对稳固的特征:特征D(标志路径信号逻辑)。
如果本申请能强调在“多通道并行拆解”的环境下,如何处理那个特殊的、用于标记位边缘的“标志信号(FLAG)”(例如:是每个通道配一个FLAG,还是共享一个FLAG?),这可能产生意想不到的技术效果。然而,权利要求1目前仅简单罗列了标志路径,并未限制其在多通道下的具体控制逻辑,因此依然面临较高的创造性挑战。
建议以 D2+D3+标准规范(MIPI HSI 1.01.00) 进行组合:
由标准规范证明特征A、B、C、D是HSI接口的公知常识。
由D2证明芯片间接口存在采用并行总线提高吞吐量的动机。
由D3证明“跨并行链路拆解数据”是提高串行协议带宽的通用手段。
三者结合,证明权利要求1不具备创造性。
为了帮助您更直观地分析各对比文件与本申请特征的覆盖关系及无效风险,我为您准备了一个交互式评估工具。
[Direct Text Answer] -> [Explanation of Method] -> [JSON Widget].
该工具将展示各对比文件对权利要求1特征(A-E)的覆盖程度。您可以点击不同的对比文件查看其对特定特征的公开细节,并观察权利要求整体的“无效可能性评分”。
您好!作为一名执业多年的专利代理师,我已仔细研读了您提供的目标专利权利要求、说明书内容以及8篇对比文件。针对您的要求,以下是关于目标专利权利要求1的深度特征解析、对比文件比对分析、最接近的对比文件认定以及无效宣告策略中的薄弱点分析。
结合目标专利说明书(特别是背景技术[0006]以及具体实施方式[0023]-[0026]),权利要求1要求保护的是一种经修改的高速同步串行接口(HSI)协议架构。
技术背景与问题:传统的MIPI HSI标准是一种对称的芯片至芯片的串行通信协议(广泛用于移动终端如应用处理器与蜂窝调制解调器之间),其吞吐量被限制在单向约173Mbps。这一速率足以应对LTE CAT3,但在面对更高吞吐量需求(如LTE CAT4/CAT5)时遭遇瓶颈。
技术特征 A、B、C、D(现有技术基础):定义了标准HSI协议的基本物理层架构,包括用于传输数据的数据路径(Data)、用于指示接收方状态的就绪路径(Ready),以及用于标记数据比特边沿或重复比特的标志路径(Flag)。
技术特征 E(核心发明点):为了突破单通道的速率瓶颈,该专利在原有的单一数据路径外,引入了**“一条或多条附加数据路径”。其核心操作是将原始的串行HSI数据“拆解(Striping/横向分发)”**到多条并行的数据通道上同时传输(例如将比特流交替分配到Data 0, Data 1, Data 2, Data 3),从而成倍提升整体数据吞吐量,同时保留了HSI协议的原有控制信令(Ready和Flag)。
经过对8篇对比文件的逐一排查,针对权利要求1的技术特征,核心相关文件为 D5 (US20090248978A1) 和 D3 (US6862618B1)。其余文件(如D1、D4等涉及FPGA或存储器的串并转换,D7涉及单串口多进程复用)与“跨多条物理链路拆解(Striping)以提升带宽”的发明构思相距较远。
D5明确公开了通过在多个物理串行接口(USB)之间“拆解(Striping)”数据来提升带宽的技术方案。
公开出处 1:段落 [0002] 明确指出:“speeds data transfers in platforms where a source and destination are connected by more than one USB cable by sharing the load across multiple USB cables.”(通过在多根USB线缆间共享负载,加快数据传输速度)。
公开出处 2:段落 [0018] 明确公开了拆解/分割逻辑:“...segmentation logic 204 that separates the payload by alternating the packets across two USB ports 205 and 206...”(分割逻辑204通过在两个USB端口之间交替分配数据包来分离有效载荷)。
结论:D5实质公开了特征 E 中关于“增加附加数据路径,并使数据跨多条路径拆解(Striping)以并行传输”的核心构思。
D3同样公开了在通信网络中跨多条并发链路进行数据拆解(Striping)的构思。
公开出处:段落 [0055] 明确指出:“The present invention is a form of 'striping' where packets are 'striped' across multiple links.”(本发明是“拆解”的一种形式,其中数据包跨多条链路被“拆解”)。
结论:D3也从更宽泛的网络链路层面实质公开了特征 E 中关于数据拆解传输的思想。
| 权利要求1 技术特征 | 目标专利核心含义 | D5 (US20090248978A1) 的公开情况 | D3 (US6862618B1) 的公开情况 |
| Preamble: 经修改的高速同步串行接口HSI协议操作的电子器件 | HSI协议通信设备 | 未公开。D5基于USB协议。 | 未公开。D3基于HPR/APPN网络链路。 |
| 特征A & B: HSI协议数据路径,携带数据 | 串行数据传输通道 | 实质公开。D5公开了USB数据路径(Port X/Y)。 | 实质公开。D3公开了数据通信链路。 |
| 特征C: HSI协议就绪路径(Ready) | HSI特有控制信号 | 未公开。 | 未公开。 |
| 特征D: HSI协议标志路径(Flag) | HSI特有控制信号 | 未公开。 | 未公开。 |
| 特征E: 附加数据路径,跨数据路径拆解并行传输 | 多通道并行传输(Striping) | 实质公开。明确公开了数据剥离(Striping)并交替分配至多个USB端口进行并行传输(段落[0018])。 | 实质公开。明确公开了跨多条链路拆解(Striping)数据包(段落[0055])。 |
从整体解决的技术问题以及技术效果角度分析,D5 (US20090248978A1) 最适合作为创造性分析过程中最接近的对比文件(Closest Prior Art)。
理由如下:
技术问题高度一致:目标专利旨在解决单一串行接口(HSI)带宽不足的问题;D5旨在解决单一通用串行总线(USB)带宽受限的问题。两者面临的技术瓶颈完全相同(即标准化串行接口的物理速率天花板)。
技术手段与效果高度一致:目标专利没有改变HSI原有的Ready和Flag信令机制,而是单纯通过“增加物理线缆/通道,将数据Striping分流”来解决问题;D5同样没有改变USB底层的信令机制,而是通过使用多根USB线缆,利用“Segmentation logic”将数据Striping分流。两者达成成倍提升吞吐量(Throughput)的技术效果完全相同。
(注:D3虽然也公开了Striping,但其背景更多是网络层的链路调度和拥塞控制,不如D5这种直接针对物理硬件端口(Port/Cable)的Striping方案更贴近目标专利的硬件接口属性。)
1. 未被最接近的对比文件(D5)公开的特征是否被其他文件公开?
D5未公开特征C(HSI就绪路径)和特征D(HSI标志路径)。在您提供的D1-D8中,均未明确公开MIPI HSI协议具体的Ready和Flag路径。
但是,从专利无效的实务操作来看,这并不是障碍。 根据目标专利说明书的背景技术(段落[0006]和[0026]),单通道带Ready和Flag路径的HSI接口是MIPI联盟在2008年批准的公知常识/现有标准。在无效程序中,通常会引入MIPI HSI官方规范协议作为证据1,以此证明特征A、B、C、D是领域内的公知标准架构。
2. 提出无效请求时“最薄弱的技术特征”
从撰写和确权的角度来看,权利要求1中最薄弱的技术特征正是其核心发明点——技术特征 E(数据跨多条附加路径拆解/Striping)。
无效攻击逻辑(为何薄弱):
特征E属于常规技术手段的简单移植:在通信总线和接口领域,当单一串行通道带宽不足时,增加物理通道并对数据进行“拆解(Striping/Interleaving)”是极其常规、成熟的技术手段(所谓的“空间换时间”)。
结合对比文件的显而易见性:在无效宣告中,若以【MIPI HSI标准规范(确立特征A-D)】作为最接近的现有技术,结合【D5 (US20090248978A1)】。无效请求人可以强有力地主张:本领域技术人员在面对HSI协议带宽不足的技术问题时,非常容易想到借鉴D5中在USB接口上成熟应用的“Data Striping”技术,通过增加附加的数据通道来实现数据的横向分流,从而得出特征E。这种结合无需付出创造性劳动,仅仅是已知成熟通信提速方案在另一已知串行协议上的等同替换。
您好!作为一名执业多年的专利代理师,我已仔细研读了您提供的目标专利权利要求、说明书内容以及8篇对比文件。针对您的要求,以下是关于目标专利权利要求1的深度特征解析、对比文件比对分析、最接近的对比文件认定以及无效宣告策略中的薄弱点分析。
结合目标专利说明书(特别是背景技术[0006]以及具体实施方式[0023]-[0026]),权利要求1要求保护的是一种经修改的高速同步串行接口(HSI)协议架构。
技术背景与问题:传统的MIPI HSI标准是一种对称的芯片至芯片的串行通信协议(广泛用于移动终端如应用处理器与蜂窝调制解调器之间),其吞吐量被限制在单向约173Mbps。这一速率足以应对LTE CAT3,但在面对更高吞吐量需求(如LTE CAT4/CAT5)时遭遇瓶颈。
技术特征 A、B、C、D(现有技术基础):定义了标准HSI协议的基本物理层架构,包括用于传输数据的数据路径(Data)、用于指示接收方状态的就绪路径(Ready),以及用于标记数据比特边沿或重复比特的标志路径(Flag)。
技术特征 E(核心发明点):为了突破单通道的速率瓶颈,该专利在原有的单一数据路径外,引入了**“一条或多条附加数据路径”。其核心操作是将原始的串行HSI数据“拆解(Striping/横向分发)”**到多条并行的数据通道上同时传输(例如将比特流交替分配到Data 0, Data 1, Data 2, Data 3),从而成倍提升整体数据吞吐量,同时保留了HSI协议的原有控制信令(Ready和Flag)。
经过对8篇对比文件的逐一排查,针对权利要求1的技术特征,核心相关文件为 D5 (US20090248978A1) 和 D3 (US6862618B1)。其余文件(如D1、D4等涉及FPGA或存储器的串并转换,D7涉及单串口多进程复用)与“跨多条物理链路拆解(Striping)以提升带宽”的发明构思相距较远。
D5明确公开了通过在多个物理串行接口(USB)之间“拆解(Striping)”数据来提升带宽的技术方案。
公开出处 1:段落 [0002] 明确指出:“speeds data transfers in platforms where a source and destination are connected by more than one USB cable by sharing the load across multiple USB cables.”(通过在多根USB线缆间共享负载,加快数据传输速度)。
公开出处 2:段落 [0018] 明确公开了拆解/分割逻辑:“...segmentation logic 204 that separates the payload by alternating the packets across two USB ports 205 and 206...”(分割逻辑204通过在两个USB端口之间交替分配数据包来分离有效载荷)。
结论:D5实质公开了特征 E 中关于“增加附加数据路径,并使数据跨多条路径拆解(Striping)以并行传输”的核心构思。
D3同样公开了在通信网络中跨多条并发链路进行数据拆解(Striping)的构思。
公开出处:段落 [0055] 明确指出:“The present invention is a form of 'striping' where packets are 'striped' across multiple links.”(本发明是“拆解”的一种形式,其中数据包跨多条链路被“拆解”)。
结论:D3也从更宽泛的网络链路层面实质公开了特征 E 中关于数据拆解传输的思想。
| 权利要求1 技术特征 | 目标专利核心含义 | D5 (US20090248978A1) 的公开情况 | D3 (US6862618B1) 的公开情况 |
| Preamble: 经修改的高速同步串行接口HSI协议操作的电子器件 | HSI协议通信设备 | 未公开。D5基于USB协议。 | 未公开。D3基于HPR/APPN网络链路。 |
| 特征A & B: HSI协议数据路径,携带数据 | 串行数据传输通道 | 实质公开。D5公开了USB数据路径(Port X/Y)。 | 实质公开。D3公开了数据通信链路。 |
| 特征C: HSI协议就绪路径(Ready) | HSI特有控制信号 | 未公开。 | 未公开。 |
| 特征D: HSI协议标志路径(Flag) | HSI特有控制信号 | 未公开。 | 未公开。 |
| 特征E: 附加数据路径,跨数据路径拆解并行传输 | 多通道并行传输(Striping) | 实质公开。明确公开了数据剥离(Striping)并交替分配至多个USB端口进行并行传输(段落[0018])。 | 实质公开。明确公开了跨多条链路拆解(Striping)数据包(段落[0055])。 |
从整体解决的技术问题以及技术效果角度分析,D5 (US20090248978A1) 最适合作为创造性分析过程中最接近的对比文件(Closest Prior Art)。
理由如下:
技术问题高度一致:目标专利旨在解决单一串行接口(HSI)带宽不足的问题;D5旨在解决单一通用串行总线(USB)带宽受限的问题。两者面临的技术瓶颈完全相同(即标准化串行接口的物理速率天花板)。
技术手段与效果高度一致:目标专利没有改变HSI原有的Ready和Flag信令机制,而是单纯通过“增加物理线缆/通道,将数据Striping分流”来解决问题;D5同样没有改变USB底层的信令机制,而是通过使用多根USB线缆,利用“Segmentation logic”将数据Striping分流。两者达成成倍提升吞吐量(Throughput)的技术效果完全相同。
(注:D3虽然也公开了Striping,但其背景更多是网络层的链路调度和拥塞控制,不如D5这种直接针对物理硬件端口(Port/Cable)的Striping方案更贴近目标专利的硬件接口属性。)
1. 未被最接近的对比文件(D5)公开的特征是否被其他文件公开?
D5未公开特征C(HSI就绪路径)和特征D(HSI标志路径)。在您提供的D1-D8中,均未明确公开MIPI HSI协议具体的Ready和Flag路径。
但是,从专利无效的实务操作来看,这并不是障碍。 根据目标专利说明书的背景技术(段落[0006]和[0026]),单通道带Ready和Flag路径的HSI接口是MIPI联盟在2008年批准的公知常识/现有标准。在无效程序中,通常会引入MIPI HSI官方规范协议作为证据1,以此证明特征A、B、C、D是领域内的公知标准架构。
2. 提出无效请求时“最薄弱的技术特征”
从撰写和确权的角度来看,权利要求1中最薄弱的技术特征正是其核心发明点——技术特征 E(数据跨多条附加路径拆解/Striping)。
无效攻击逻辑(为何薄弱):
特征E属于常规技术手段的简单移植:在通信总线和接口领域,当单一串行通道带宽不足时,增加物理通道并对数据进行“拆解(Striping/Interleaving)”是极其常规、成熟的技术手段(所谓的“空间换时间”)。
结合对比文件的显而易见性:在无效宣告中,若以【MIPI HSI标准规范(确立特征A-D)】作为最接近的现有技术,结合【D5 (US20090248978A1)】。无效请求人可以强有力地主张:本领域技术人员在面对HSI协议带宽不足的技术问题时,非常容易想到借鉴D5中在USB接口上成熟应用的“Data Striping”技术,通过增加附加的数据通道来实现数据的横向分流,从而得出特征E。这种结合无需付出创造性劳动,仅仅是已知成熟通信提速方案在另一已知串行协议上的等同替换。
这是一份针对目标专利权利要求1的专利无效宣告分析评估。
以下分析紧密结合目标专利说明书的定义,并对所提供的对比文件(D1-D10)进行技术特征比对。
在提供的10篇对比文件中,部分文件属于完全不相关的技术领域(如D4、D6涉及化学,D9涉及机械)。D1、D2和D7涉及存储系统(RAID、SD卡)中的数据条带化(Striping),虽然公开了条带化概念,但应用环境为存储而非通信接口。
在通信和接口领域,以下两篇对比文件与目标专利最为相关,且实质公开了权利要求1中的核心改进点(即数据条带化传输):
D3 (US20030099260A1): 涉及服务区网络中使用的时分复用链路,公开了在多个传输通道上进行数据字节条带化(byte-striping)的技术。
D8 (US20070258491A1): 涉及可编程异步FIFO结构,公开了高速串行链路中的数据帧在多个通道上进行条带化(striped across the lanes)的技术。
目标专利的权利要求1是一项产品权利要求。其背景技术承认了标准的高速同步串行接口(HSI)协议及其常规数据路径、就绪路径和标志路径(背景技术[0006]、[0026])。其核心发明点在于:为了突破标准HSI的吞吐量限制,增加了并行的附加数据路径,并将数据在这多条路径上进行“拆解(Striping)”(说明书[0028])。
以下为详细的技术特征比对表:
| 权利要求1 技术特征 | D3 (US20030099260A1) 的公开情况 | D8 (US20070258491A1) 的公开情况 |
| 特征A: 一种配置成使用经修改的高速同步串行接口HSI协议进行操作的电子器件(86),所述电子器件包括:传送通信接口(94),包括:用于提供HSI协议数据路径的装置(108) | 未明确公开“HSI协议”。 但实质公开了通信接口及数据路径。出处:[0074]段公开了发射机模块包含传输通道(transmitter lanes 126)。 | 未明确公开“HSI协议”。 但实质公开了通信接口及数据路径。出处:[0007]-[0008]段公开了Advanced Memory Buffer (AMB) 及高速串行链路和通道。 |
| 特征B: 其配置成携带来自所述电子器件的数据 | 实质公开。 出处:[0021]段公开了在多个传输通道上传输数据(transmitting data on a plurality of transmission lanes)。 | 实质公开。 出处:[0007]段公开了串行链路传输格式化的数据帧。 |
| 特征C: 用于提供HSI协议就绪路径的装置(118),其配置成携带HSI协议兼容就绪信号 | 未公开。 此为HSI协议的特定控制信号,D3未涉及该特定协议。 | 未公开。 |
| 特征D: 用于提供HSI协议标志路径的装置(106),其配置成携带标志信号 | 未公开。 此为HSI协议的特定控制信号,D8未涉及该特定协议。 | 未公开。 |
| 特征E: 其中所述传送通信接口进一步包括:用于提供一条或多条附加数据路径的装置,其配置成与所述用于提供数据路径的装置所携带的数据并行地携带来自所述电子器件的附加数据,以使得所述用于提供数据路径的装置和用于提供所述一条或多条附加数据路径的装置携带跨所述数据路径和所述一条或多条附加数据路径拆解的HSI协议兼容数据。 | 实质公开了除“HSI协议兼容”外的全部条带化特征。 出处:[0060]段公开了数据通过被称为“字节条带化(byte striping)”的技术传输到链路14的四个通道上;图3展示了数据跨四条并行路径拆解的过程。 | 实质公开了除“HSI协议兼容”外的全部条带化特征。 出处:[0008]段明确公开了数据帧以多时隙按位串行传输,并跨链路的多个通道进行条带化(striped across the lanes of a link)。 |
从整体解决的技术问题和技术效果来看,D3 (US20030099260A1) 最适合作为创造性分析过程中最接近的对比文件。
理由:
目标专利解决的技术问题是:现有的单通道HSI接口吞吐量受限(约173Mbps),无法满足更高的LTE类别带宽需求。其实现的技术效果是:通过提供多条并行数据路径并应用“拆解(Striping)”技术,成倍提高数据吞吐量。
D3解决的整体技术问题同样是网络或设备间的高带宽数据传输。D3在[0003]段和[0060]段明确公开了在互连结构中利用多条物理通道(lanes),并将数据字节在多条通道上进行条带化分配(byte-striping across the lanes),以此来实现高带宽的数据并发通信。D3的作用机制与目标专利中为了提高吞吐量而引入“附加数据路径进行拆解”的逻辑高度一致。
D3(以及D8)未能公开的技术特征主要集中在“HSI协议”这一特定应用环境上,即:
特征A 中的“HSI协议”。
特征C 中的“HSI协议就绪路径及就绪信号”。
特征D 中的“HSI协议标志路径及标志信号”。
在提供的其余对比文件(D1、D2、D4-D7、D9、D10)中,均未明确公开MIPI的“HSI协议”及其专有的就绪(Ready)和标志(Flag)信号路径。
若作为无效请求人针对该专利提出无效请求,权利要求1中最薄弱的技术特征是特征E(增加附加数据路径并进行数据拆解/条带化)。
无效策略视角分析:
目标专利的说明书([0006]段和图1-图4)已将特征A、B、C、D承认为现有技术(即MIPI HSI物理层规范版本1.01.00)。因此,权利要求1区别于现有技术HSI标准的唯一核心贡献就是特征E。
然而,通过比对可知,特征E中的“拆解(Striping)”技术在通信接口和高带宽链路设计领域属于极其常规且被广泛记载的技术手段。D3和D8已经毫无异议地公开了在多通道通信接口中为了提高吞吐量而将数据跨多个通道进行并行拆解(Striping)的结构和方法。
由于目标专利只是将通信领域公知的Striping技术直接照搬并叠加到现有的HSI协议接口上,且没有产生预料不到的技术效果(其吞吐量提升只是通道增加的必然数学结果,正如说明书[0037]段所述吞吐量增加与通道数对应),因此,利用“公知常识(标准HSI协议) + D3或D8”的组合,极易摧毁该权利要求的创造性。特征E作为本发明的核心区别技术特征,反而由于其在通信底层的公知性,成为了该专利确权过程中最容易被现有技术攻破的薄弱环节。
这份技术和法律分析需要极其严谨的拆解。在准备无效宣告请求或应对后续的行政诉讼上诉时,我们需要精准剥离出目标专利的实质贡献,剥除其“协议特定”的包装。特别是在处理涉及LTE等高带宽通信标准的相关底层硬件接口专利时,将权利要求中的通用协议特征与真正的“改进点”分离开来,是破坏其创造性的关键。
以下是针对目标专利权利要求1及所提供对比文件的深度比对与分析策略:
紧密结合目标专利说明书,权利要求1的核心逻辑可以概括为:将原有的MIPI HSI(高速同步串行接口)协议进行“多通道化”改造。
背景与瓶颈: 标准HSI协议被设计为单通道(包含1条数据路径、1条标志路径、1条就绪路径和可选的唤醒路径),其吞吐量上限约为173Mbps,仅能满足LTE CAT3的需求,无法支持更高类别(如LTE CAT4/5)的吞吐量要求(说明书[0006]-[0007])。
技术改造(核心发明点): 权利要求1保留了HSI协议原有的控制信号架构(就绪路径READY、标志路径FLAG),但在数据传输上,增加了一条或多条“附加数据路径”(即多通道)。
数据处理方式: 采用“拆解(Striping)”技术,将串行的HSI数据并行地分布到这多条数据路径上同时传输(说明书[0023]-[0036]),从而在不改变基础协议握手逻辑的前提下,成倍提升物理层的数据吞吐量。
在提供的7篇对比文件中,D4为生物蛋白质分析,D6为软件代码生成,与本案无技术领域的关联。D1涉及同步信号的延迟处理,D3和D5涉及磁盘阵列和网络RDMA层面的条带化。
对本案最具杀伤力的是 D7 (US2008313240A1) 和 D2 (US20100228885A1),它们直接涉及硬件接口/总线层面的数据多通道(Multi-lane)和条带化(Striping)技术。
| 权利要求1技术特征 | D7 (US2008313240A1) 披露情况 | D2 (US20100228885A1) 披露情况 |
| 特征A: 用于提供HSI协议数据路径的装置 | 未公开。 但实质公开了用于PCI Express协议的串行点对点数据通道(Lane)。 | 未公开。 但实质公开了用于SATA/USB协议的闪存数据通道。 |
| 特征B: 配置成携带来自所述电子器件的数据 | 毫无异议公开。 明确披露设备之间通过Lane传输数据包。 | 毫无异议公开。 明确披露设备向存储模块传输数据。 |
| 特征C: 用于提供HSI协议就绪路径的装置,携带就绪信号 | 未公开。 但实质公开了类似的流量控制/ACK机制,用于指示接收端缓冲区就绪状态。 | 未公开。 但标准USB/SATA包含类似的握手和就绪机制。 |
| 特征D: 用于提供HSI协议标志路径的装置,携带标志信号 | 未公开。 HSI特定的帧/比特边沿标记信号,D7中依靠编码或独立时钟实现。 | 未公开。 |
| 特征E: 进一步包括一条或多条附加数据路径,并行携带数据,使HSI数据跨多条路径拆解(stripped) | 实质公开。 D7第[0008]段明确记载PCIe系统“数据在多通道链路上交错,使得每个连续字节在不同通道上传输,这一过程称为数据条带化(data striping)”。 | 实质公开。 D2明确记载将数据“跨多通道拆解(striping across multiple channels)”。 |
在创造性分析(Problem-and-Solution Approach)中,D7 (US2008313240A1) 是最适合作为最接近的对比文件。
解决的整体技术问题: 目标专利旨在解决单一串行链路吞吐量受限的问题,以满足高速通信(如LTE)的数据传输需求。D7 同样致力于解决高速数字通信系统中的带宽瓶颈问题。
技术效果与架构的相似性: D7 描述的 PCI Express (PCIe) 是一种高速串行点对点互连架构。与目标专利极为相似的是,D7 明确公开了为了提升总数据传输率,系统使用了“多个数据通道(lanes)”,并且采用了“数据拆解(data striping)”技术将串行数据流分配到这些平行的物理通道上同步传输(D7, [0004]-[0008])。
未被D7公开的特征: 目标专利特指 MIPI HSI协议(特征A、C、D中的“HSI数据路径”、“HSI就绪路径”、“HSI标志路径”)。D7 是基于 PCIe 协议,而非 HSI 协议。
D7 没有公开 HSI 协议本身。但我们需要明确:MIPI HSI 协议在目标专利的申请日之前,已经是业界毫无异议的现有技术(公知常识)。 目标专利说明书 [0006] 段自己也承认了 MIPI 联盟在2008年就发布了 HSI 规范版本 1.01.00。
因此,如果以 D7 为最接近的对比文件,目标专利与 D7 的区别技术特征仅仅是:将 D7 中的 PCIe 协议替换为 HSI 协议。
或者,采取更经典的无效宣告策略,以 MIPI HSI 标准规范1.01.00(现有技术/公知常识) 为最接近的对比文件:
区别技术特征为:特征E(增加多条并行数据路径并进行数据拆解)。
此时,D7 或 D2 可以作为结合的对比文件。D7 第[0008]段明确给出了在串行通信接口中,通过增加物理通道(lanes)并使用“数据拆解(striping)”来提升整体带宽的技术启示。
若提出无效宣告请求,该权利要求最薄弱(即最容易被攻破、最难维系创造性)的技术特征是:特征E(多通道并行与数据拆解)。
分析逻辑如下:
专利权人必然会辩称特征 A、C、D(特定的HSI控制信号架构)与特征 E(数据拆解)结合,形成了一个不可分割的整体,解决了HSI协议独有的时序同步问题。
然而,在接口协议领域,“为了突破单线串行传输的速度物理极限,将其扩展为多线并行传输(Multi-lane),并在发射端将数据拆解(Striping)、在接收端重组”是一种极其常规、普适的工程架构演进手段。PCIe (D7)、SATA/SAS (D2)、甚至早期的 RAID 磁盘阵列等均采用了完全一致的思路。
攻击策略:
目标专利仅仅是将一种在其他高速总线(如D7的PCIe)中已经成熟且验证成功的“多通道+条带化”传输机制,生搬硬套到了另一种已知的低速总线(MIPI HSI)上。本领域技术人员在面临“如何提升HSI协议接口吞吐量以适应LTE网络”这一技术问题时,非常容易想到借鉴其他高速串行接口(如D7)的现成方案(增加通道+数据拆解)。这种改进没有克服任何意想不到的技术偏见,也没有产生预料不到的技术效果(吞吐量的增加是随通道数量线性增加的必然结果),因此缺乏创造性。
这份技术和法律分析需要极其严谨的拆解。在准备无效宣告请求或应对后续的行政诉讼上诉时,我们需要精准剥离出目标专利的实质贡献,剥除其“协议特定”的包装。特别是在处理涉及LTE等高带宽通信标准的相关底层硬件接口专利时,将权利要求中的通用协议特征与真正的“改进点”分离开来,是破坏其创造性的关键。
以下是针对目标专利权利要求1及所提供对比文件的深度比对与分析策略:
紧密结合目标专利说明书,权利要求1的核心逻辑可以概括为:将原有的MIPI HSI(高速同步串行接口)协议进行“多通道化”改造。
背景与瓶颈: 标准HSI协议被设计为单通道(包含1条数据路径、1条标志路径、1条就绪路径和可选的唤醒路径),其吞吐量上限约为173Mbps,仅能满足LTE CAT3的需求,无法支持更高类别(如LTE CAT4/5)的吞吐量要求(说明书[0006]-[0007])。
技术改造(核心发明点): 权利要求1保留了HSI协议原有的控制信号架构(就绪路径READY、标志路径FLAG),但在数据传输上,增加了一条或多条“附加数据路径”(即多通道)。
数据处理方式: 采用“拆解(Striping)”技术,将串行的HSI数据并行地分布到这多条数据路径上同时传输(说明书[0023]-[0036]),从而在不改变基础协议握手逻辑的前提下,成倍提升物理层的数据吞吐量。
在提供的7篇对比文件中,D4为生物蛋白质分析,D6为软件代码生成,与本案无技术领域的关联。D1涉及同步信号的延迟处理,D3和D5涉及磁盘阵列和网络RDMA层面的条带化。
对本案最具杀伤力的是 D7 (US2008313240A1) 和 D2 (US20100228885A1),它们直接涉及硬件接口/总线层面的数据多通道(Multi-lane)和条带化(Striping)技术。
| 权利要求1技术特征 | D7 (US2008313240A1) 披露情况 | D2 (US20100228885A1) 披露情况 |
| 特征A: 用于提供HSI协议数据路径的装置 | 未公开。 但实质公开了用于PCI Express协议的串行点对点数据通道(Lane)。 | 未公开。 但实质公开了用于SATA/USB协议的闪存数据通道。 |
| 特征B: 配置成携带来自所述电子器件的数据 | 毫无异议公开。 明确披露设备之间通过Lane传输数据包。 | 毫无异议公开。 明确披露设备向存储模块传输数据。 |
| 特征C: 用于提供HSI协议就绪路径的装置,携带就绪信号 | 未公开。 但实质公开了类似的流量控制/ACK机制,用于指示接收端缓冲区就绪状态。 | 未公开。 但标准USB/SATA包含类似的握手和就绪机制。 |
| 特征D: 用于提供HSI协议标志路径的装置,携带标志信号 | 未公开。 HSI特定的帧/比特边沿标记信号,D7中依靠编码或独立时钟实现。 | 未公开。 |
| 特征E: 进一步包括一条或多条附加数据路径,并行携带数据,使HSI数据跨多条路径拆解(stripped) | 实质公开。 D7第[0008]段明确记载PCIe系统“数据在多通道链路上交错,使得每个连续字节在不同通道上传输,这一过程称为数据条带化(data striping)”。 | 实质公开。 D2明确记载将数据“跨多通道拆解(striping across multiple channels)”。 |
在创造性分析(Problem-and-Solution Approach)中,D7 (US2008313240A1) 是最适合作为最接近的对比文件。
解决的整体技术问题: 目标专利旨在解决单一串行链路吞吐量受限的问题,以满足高速通信(如LTE)的数据传输需求。D7 同样致力于解决高速数字通信系统中的带宽瓶颈问题。
技术效果与架构的相似性: D7 描述的 PCI Express (PCIe) 是一种高速串行点对点互连架构。与目标专利极为相似的是,D7 明确公开了为了提升总数据传输率,系统使用了“多个数据通道(lanes)”,并且采用了“数据拆解(data striping)”技术将串行数据流分配到这些平行的物理通道上同步传输(D7, [0004]-[0008])。
未被D7公开的特征: 目标专利特指 MIPI HSI协议(特征A、C、D中的“HSI数据路径”、“HSI就绪路径”、“HSI标志路径”)。D7 是基于 PCIe 协议,而非 HSI 协议。
D7 没有公开 HSI 协议本身。但我们需要明确:MIPI HSI 协议在目标专利的申请日之前,已经是业界毫无异议的现有技术(公知常识)。 目标专利说明书 [0006] 段自己也承认了 MIPI 联盟在2008年就发布了 HSI 规范版本 1.01.00。
因此,如果以 D7 为最接近的对比文件,目标专利与 D7 的区别技术特征仅仅是:将 D7 中的 PCIe 协议替换为 HSI 协议。
或者,采取更经典的无效宣告策略,以 MIPI HSI 标准规范1.01.00(现有技术/公知常识) 为最接近的对比文件:
区别技术特征为:特征E(增加多条并行数据路径并进行数据拆解)。
此时,D7 或 D2 可以作为结合的对比文件。D7 第[0008]段明确给出了在串行通信接口中,通过增加物理通道(lanes)并使用“数据拆解(striping)”来提升整体带宽的技术启示。
若提出无效宣告请求,该权利要求最薄弱(即最容易被攻破、最难维系创造性)的技术特征是:特征E(多通道并行与数据拆解)。
分析逻辑如下:
专利权人必然会辩称特征 A、C、D(特定的HSI控制信号架构)与特征 E(数据拆解)结合,形成了一个不可分割的整体,解决了HSI协议独有的时序同步问题。
然而,在接口协议领域,“为了突破单线串行传输的速度物理极限,将其扩展为多线并行传输(Multi-lane),并在发射端将数据拆解(Striping)、在接收端重组”是一种极其常规、普适的工程架构演进手段。PCIe (D7)、SATA/SAS (D2)、甚至早期的 RAID 磁盘阵列等均采用了完全一致的思路。
攻击策略:
目标专利仅仅是将一种在其他高速总线(如D7的PCIe)中已经成熟且验证成功的“多通道+条带化”传输机制,生搬硬套到了另一种已知的低速总线(MIPI HSI)上。本领域技术人员在面临“如何提升HSI协议接口吞吐量以适应LTE网络”这一技术问题时,非常容易想到借鉴其他高速串行接口(如D7)的现成方案(增加通道+数据拆解)。这种改进没有克服任何意想不到的技术偏见,也没有产生预料不到的技术效果(吞吐量的增加是随通道数量线性增加的必然结果),因此缺乏创造性。
如权利要求1所述的电子器件,其特征在于,所述HSI协议兼容数据被成帧。
如权利要求2所述的电子器件,其特征在于,成帧的数据由所述数据路径和所述一条或多条附加数据路径上的每个数据流内的帧比特来标记。
如权利要求1所述的电子器件,其特征在于,所述HSI协议兼容数据包括在所述数据路径和所述一条或多条附加数据路径上传达的信道标识符CHID。
如以上权利要求中任一项所述的电子器件,其特征在于,所述一条或多条附加数据路径包括一条、三条、或七条附加数据路径。
如权利要求1所述的电子器件,其特征在于,跨所述HSI协议数据路径和所述一条或多条附加数据路径拆解的数据包括跨所述数据路径拆解的信道标识比特或所述HSI协议数据路径上的第一信息比特或跨四条数据路径拆解的信息比特。
如权利要求1所述的电子器件,其特征在于,进一步包括接收通信接口,所述接收通信接口包括多条接收数据路径。
如权利要求1所述的电子器件,其特征在于,进一步包括数个接口管脚,每个接口管脚被配置成承载所述数据路径和所述一条或多条附加数据路径中的相应数据路径。
如权利要求1所述的电子器件,其特征在于,所述电子器件被集成到半导体管芯中。
如权利要求1所述的电子器件,其特征在于,进一步包括多条接收数据路径,所述接收数据路径被配置成接收跨所述多条接收数据路径拆解的HSI兼容数据。
如权利要求1所述的电子器件,其特征在于,所述一条或多条附加数据路径被配置成仅携带单向地来自所述传送通信接口的数据。
如权利要求1所述的电子器件(86),其特征在于,进一步包括接收通信接口(90),所述接收通信接口包括:第二HSI协议数据路径(98),其配置成在所述电子器件处接收第二数据; 第二HSI协议标志路径(96),其配置成接收第二标志信号;以及第二HSI协议就绪路径(104),其配置成传送第二HSI协议兼容就绪信号; 其中所述接收通信接口进一步包括: 一条或多条附加第二数据路径(100),其配置成与所述第二HSI协议数据路径接收的第二数据并行地接收附加第二数据,以使得所述第二HSI协议数据路径和所述一条或多条附加第二数据路径接收跨所述第二HSI协议数据路径和所述一条或多条附加第二数据路径拆解的HSI协议兼容数据。
如权利要求12所述的电子器件,其特征在于,所述接收通信接口中被配置成接收第二数据的所述一条或多条附加第二数据路径的数量不等于所述传送通信接口中被配置成传送数据的所述一条或多条附加数据路径的数量,或者其中所述接收通信接口中被配置成接收第二数据的所述一条或多条附加第二数据路径的数量等于所述传送通信接口中被配置成传送数据的所述一条或多条附加数据路径的数量。
一种用于操作经修改的高速同步串行接口HSI协议器件的方法,包括:提供配置成携带HSI协议兼容就绪信号的就绪路径; 提供配置成携带标志信号的标志路径; 提供至少两条传送数据路径,所述至少两条传送数据路径配置成并行地携带来自电子器件的数据以使得跨所述至少两条数据路径拆解HSI协议兼容数据。