您好！在专利确权和侵权分析的实务中，针对核心技术特征在对比文件中的精准定位和比对是构建无效宣告理由或防卫策略的重中之重。针对您提出的关于权利要求1中“技术特征E”是否被对比文件公开的分析需求，我已对您提供的5份对比文件进行了详尽的研读。

分析结论

对比文件5（US2013113448A1）单独且毫无疑义地实质公开了技术特征E。

虽然对比文件1至4中涉及了穿硅通孔（TSV）技术以及无源器件（如电感器）的集成，但它们大都是将无源器件设置在布线层中，并未明确揭示利用“通孔-背面导体-通孔”的环路来构建电感器。而**对比文件5（D5）**的核心发明点正是利用贯穿基板的通孔（Vias）和位于基板上下表面的导线（Conductive lines）相互耦合，形成三维线圈结构的电感器。

对比文件5（US2013113448A1）原文详细出处与分析

技术特征E的限定为：“，其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器”。

在D5中，该特征被以下段落和实施例清晰公开 ：

1. 关于“多个第一穿基板通孔”以及“相对第二表面上的导体”的公开：

   • D5原文 [0027] 段记载：“The coil inductor 120 includes first electrically conductive lines 122 extending along a first surface 112 of the microelectronic element and second electrically conductive lines 124 extending along a second surface 114 of the microelectronic element which is opposite the first surface. Electrically conductive vias 126 extend in directions 130 of a thickness of the microelectronic element and electrically connect the first and second conductive lines 122, 124.”

   • 分析：此处D5明确公开了微电子元件（等同于目标专利的“基板”）具有贯穿厚度方向的导电通孔（导电通孔 126，等同于“多个第一穿基板通孔”），并且在相对的第二表面上设有第二导电线（导电线 124，等同于“基板相对第二表面上的导体”）。

2. 关于“一个通孔通过第二表面上的导体与另一通孔耦合以形成嵌入式电感器”的公开：

   • D5原文 [0031] 段记载：“Thus, as seen in FIG. 4, a helical coil inductor 400 is formed as a continuous electrically conductive path from second conductive line 424A through conductive via 426A', first conductive line 422A', conductive via 426A, second conductive line 424B, conductive via 426B...”

   • 分析：这段文字详细描述了电感器线圈的电流路径，明确指出了一个通孔（conductive via 426A）和另一个通孔（conductive via 426B）是通过位于第二表面上的导体（second conductive line 424B）电连接（耦合）在一起的 。这种连续的导电路径最终形成了一个嵌入在基板中的螺旋线圈电感器（helical coil inductor 400）。这与技术特征E的结构和目的完全一致。

      

      

技术特征比对表格

为了更直观地展示比对结果，特制作如下特征比对表：

案件策略考量

通过上述分析可以看出，对比文件5对于利用穿基板通孔（TSV）构建三维电感器的技术细节披露得非常完整。在撰写无效宣告请求书或进行侵权规避分析时，您可以直接将D5作为破坏技术特征E的新颖性或创造性的强力证据。对比文件2和4虽然整体封装结构与目标专利相似，但在“嵌入式电感器”的具体成型机理上缺乏细节支撑，因此将D5与D2/D4结合使用，构建创造性评价的证据链将是非常稳妥的策略。

需要我为您进一步分析对比文件2（CN102723306A）或对比文件5对剩余技术特征（如特征F的互连结构、特征G的重分布层等）的公开情况，以完成完整的权利要求1的新颖性或创造性评述吗？

作为一名经验丰富的专利代理师，我将根据您提供的权利要求、目标专利说明书背景以及对比文件，对权利要求1进行详细的技术特征比对和创造性分析。

一、 各对比文件公开技术特征的详细分析

为便于比对，在此先明确各对比文件的代号：

• D1: JP2000068399A（Semiconductor device）

• D2: US6569604B1（Blind via formation...）

• D3: US2004036170A1（Double bumping of flexible substrate...）

• D4: US20110186998A1（RECESSED SEMICONDUCTOR SUBSTRATES）

• D5: TW201140768A（D4的同族中文专利）

• D6: WO2013072775A2（PACKAGE ASSEMBLY... WITH STRESS RELIEF STRUCTURE）

1. 权利要求1技术特征拆分

• 特征A：基板；

• 特征B：在所述基板的第一表面中的第一凹陷；

• 特征C：多个第一穿基板通孔，所述第一穿基板通孔延伸穿过所述基板的非凹陷部分；

• 特征D：所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端；

• 特征E：其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器；

• 特征F：所述器件的第一互连，所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷；

• 特征G：以及在所述基板的第一表面上的重分布层，其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一。

2. 特征比对表格

3. 重点对比文件原文出处分析

（1）对比文件D6 (WO2013072775A2)

• 特征A、B公开出处：段落[0039]-[0040]和图1A/1B，公开了“半导体基板102a包含第一侧A1”（特征A），并且“在半导体基板102a内限定有多个沟槽(trenches) 105”（特征B）。

• 特征C、D公开出处：段落[0051]和图1B，公开了“可以在硅基板102a内包括硅通孔(TSV) 111”。如图1B所示，TSV 111延伸穿过基板厚度且位于沟槽105之外的区域（即非凹陷部分），其第一端位于A1侧毗邻沟槽的区域。

• 特征F公开出处：段落[0048]和图1A/1B，公开了“焊球112形成在沟槽105内的互连层106上”（The one or more package interconnect structures 112 ... formed on the interconnect layers 106 within the trenches 105）。焊球对应于互连。

• 特征G公开出处：段落[0041]和[0051]，公开了在A1侧覆盖沟槽105的重分布层(redistribution layers 106)，并且TSV 111允许电耦合重分布层106与底部的109及其他组件。这实质上公开了重分布层将焊球与TSV电耦合。

• 区别特征（特征E）：D6在段落[0063]提到了基板可包含无源器件（如电容和ESD保护器件），但并未公开两个穿基板通孔通过导体相互耦合以形成嵌入式电感器。

（2）对比文件D1 (JP2000068399A)

• 特征A、B、F公开出处：段落[0005]及图1(a)公开了在树脂基板(8)底面形成凹部(8a)（特征A和B），并在凹部内形成焊盘和凸块(6)（特征F）。

• 区别特征：未公开利用TSV形成嵌入式电感（特征E），未公开特定的重分布层结构（特征G），且其基板为树脂而非可形成TSV的集成电路基板。

（3）对比文件D4/D5 (US20110186998A1 / TW201140768A)

• 关联与区别出处：D4/D5公开了带凹陷的半导体基底（凹陷区域104），但其核心构思在于将过孔(108)直接形成在凹陷区域中（段落[0019]：one or more vias 108 are formed in the recessed region 104），以减小打孔厚度。这与本案权利要求1中“第一穿基板通孔延伸穿过所述基板的非凹陷部分”（特征C）的技术方向完全相反。同样未公开嵌入式电感（特征E）。

二、 最接近的对比文件及创造性分析视角

从整体解决的技术问题以及技术效果角度来看，对比文件D6 (WO2013072775A2) 最适合作为评价创造性时最接近的对比文件。

选择D6作为最接近的对比文件的理由：

1. 宏观结构最接近：D6与本申请（目标专利）同样致力于解决半导体基板级封装（Package Assembly）的结构优化问题。D6完整公开了本案核心的物理支撑结构：半导体基板、容纳互连件（焊球）的表面凹陷（沟槽）、设于基板上的重分布层（RDL），以及穿过非凹陷部分的硅通孔（TSV）。

2. 解决的技术问题存在共性：本案目标专利试图解决“玻璃/半导体基板过薄易碎裂，但厚基板会导致互连高度过高”的矛盾，通过将互连件放入盲通孔（凹陷）中来降低整体剖面高度；同时保持非凹陷区基板厚度以提升机械强度。D6同样认识到了封装界面的应力问题（段落[0006]），并通过“在沟槽中容纳焊球（段落[0050]：The recessed trenches for the solder balls 112 increase the solder contact area... provides better stress endurance）”来提升机械强度和可靠性。两者的核心物理设计（焊球埋入凹陷）及附带的机械支撑效果高度重合。

基于D6进行创造性评述的思路：

• 确立区别技术特征：将权利要求1与D6相比，主要区别特征在于特征E：即多个穿基板通孔中的两个通孔通过第二表面上的导体相互耦合，以形成嵌入式电感器。

• 确定实际解决的技术问题：基于该区别特征（特征E），以及目标专利说明书中“[0007]”关于电感的描述，本发明实际解决的技术问题是：在不增加（甚至降低）芯片封装整体高度的前提下，如何在封装基板内集成具有高电感值（较长通孔带来更大线圈环路面积）的无源电感器件。

• 非显而易见性分析：本领域技术人员在面对D6时，D6给出的教导是利用TSV进行上下层信号导通，利用凹槽保护焊球。现有技术（包括D1-D5）均没有给出“将非凹陷区较长的TSV配对并连接起来形成高品质因数嵌入式电感器”的技术启示。将TSV用作电感线圈的垂直段，巧妙利用了未被打薄的非凹陷区厚度来保证电感量，这一构思在对比文件中并未给出教示。因此，相对于D6及其他对比文件的结合，权利要求1具有突出的实质性特点和显著的进步，具备创造性。

作为一名经验丰富的专利代理师，我仔细研读了目标专利说明书（CN106030782B）、权利要求1以及两篇对比文件：D1（WO2013072775A2）和D2（US2013113448A1）。

以下是基于对比文件原文的详细比对分析、最接近的现有技术（CPA）的认定，以及创造性（无效）分析。

一、 权利要求1技术特征比对表

二、 最接近的现有技术（CPA）分析

在进行创造性分析时，对比文件1（D1：WO2013072775A2）最适合作为最接近的现有技术（CPA）。理由如下：

1. 从整体解决的技术问题来看：目标专利（CN106030782B）旨在解决封装基板高度（厚度）缩减与基板强度/电感器性能之间的矛盾。其核心思路是在不将基板过度打薄的前提下，在基板上挖凹陷（盲通孔）来容纳互连件（焊球），从而降低封装整体轮廓高度。D1解决的是类似的技术问题，即通过在基板中形成凹陷（trenches 105）来容纳焊球（solder balls 112），从而增加焊料接触面积、提高应力耐久性并降低连接处的脆弱性。二者均涉及在基板上制备凹陷以容纳焊球的封装结构。

2. 从技术效果来看：D1的凹陷+焊球结构与目标专利的第一凹陷+第一互连结构在物理形态上高度一致，都能起到隐藏部分焊球高度、增强板级可靠性的效果。

3. 从结构重合度来看：D1公开了权利要求1中绝大部分的物理结构特征（特征A、B、C、D、F、G），仅仅未公开利用基板内的通孔形成“嵌入式电感器”（特征E）。相比之下，D2仅仅公开了通过通孔实现芯片内电感器的具体排布方式，完全缺失了目标专利中关于“凹陷”、“重分布层”以及“封装互连”的核心物理架构。

因此，D1处于与目标专利高度相似的封装结构领域，是最适合作为创造性评判起点的最接近的现有技术。

三、 创造性分析（D1与D2的组合是否可毫无异议地无效权利要求1）

结论：对比文件1（D1）与对比文件2（D2）的结合可以毫无异议地（实质上）无效权利要求1。

分析过程（三步法）：

第一步：确定区别技术特征

将权利要求1与最接近的现有技术D1相比，D1公开了带凹陷的基板、位于凹陷内的互连（焊球）、重分布层以及穿基板的通孔。权利要求1与D1的区别技术特征仅在于：特征E，即多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器。

第二步：确定区别特征实际解决的技术问题

在D1的结构中，穿硅通孔（TSV）仅被笼统地描述为用于电气耦合芯片、不同重分布层或外部组件。引入上述区别技术特征后，利用原有的贯穿基板通孔以及基板背面的导体，在基板内部构建了无源器件（电感器）。因此，该区别特征实际解决的技术问题是：如何在不增加额外封装厚度或外挂元器件的情况下，在封装基板内部集成具有良好性能的无源器件（电感器）。

第三步：判断现有技术中是否存在技术启示

1. D2给出了明确的技术启示：对比文件2（D2）专门致力于解决片上（或封装基板上）电感器的问题。D2明确教导了利用贯穿基板厚度方向的导电通孔（vias 126），结合第一表面的导电线（122）和第二表面的导电线（124），相互耦合形成线圈电感器（coil inductor 120），其可以获得较高的电感值。

2. 结合的显而易见性：对于本领域技术人员而言，当面临需要在D1的紧凑型封装基板（具有双面重分布层106/109和穿硅通孔111）中集成无源器件（电感）的技术需求时，很容易想到引入D2的技术方案。因为D1已经具备了形成D2电感器的全部硬件基础——D1已经拥有了穿硅通孔（111）以及位于基板相对第二表面上的导体（第二重分布层109）。本领域技术人员只需按照D2的教导，对D1中第二重分布层（109）的布线图案进行常规的设计调整（将一通孔与另一通孔通过背部走线连接），即可在D1的基板内自然地形成嵌入式电感器。

3. 技术效果的可预期性：将D2的电感器布线方案应用到D1的结构中，无需对D1的物理架构做破坏性改变，反而完美利用了D1中“基板未过度打薄（以容纳较长通孔）”的优势，从而顺理成章地获得了高电感值且低剖型封装的技术效果，这与目标专利的发明目的和最终效果完全一致。

综上所述，权利要求1相对于D1和D2的结合不具备突出的实质性特点和显著的进步。通过将D1作为最接近的现有技术，并结合D2提供的通过通孔与表面导体形成嵌入式电感器的教导，本领域技术人员有动机也有能力获得权利要求1的技术方案。因此，D1与D2的组合可以毫无异议地无效权利要求1。

在无效宣告程序的实战中，专利权人为了维持专利权，必然会利用对比文件公开程度的模糊地带进行抗辩。虽然D1与D2的组合在整体思路上能够覆盖权利要求1的核心架构，但如果严格按照“字面公开”和“结合动机”来审查，以下几个技术特征存在较高的潜在未公开风险，是专利权人极大概率会切入的答辩防线：

1. 特征G与特征E的“特定拓扑与电学联动关系”风险

• 潜在未公开点：权利要求1限定了重分布层（RDL）将第一凹陷内的互连（焊球）直接电耦合至构成嵌入式电感器的那个穿基板通孔（TSV）。

• 专利权人的可能抗辩：

  • D1仅泛泛地公开了TSV（111）用于连接上下重分布层或芯片，并没有明确公开凹陷内的焊球通过RDL“直接走线”连接到TSV上。

  • 即使结合D2，D2教导的是用通孔做电感，但D2并没有教导把这个电感的输入/输出端连接到“凹陷内的互连件”上。专利权人会主张，D1+D2只是把电感“放进”了基板，但没有给出**“将凹陷内互连件连接至电感端部”**的具体布线启示，这种特定的电学联接是目标专利为了降低引线寄生效应而做出的特殊设计。

2. 特征C的“非凹陷部分”与电感性能结合的意图风险

• 潜在未公开点：权利要求1强调第一穿基板通孔延伸穿过基板的非凹陷部分（以保持通孔的最大长度）。

• 专利权人的可能抗辩：

  • 目标专利说明书（[0027]段和[0028]段）明确记载了区分“非凹陷部分的长通孔（第一通孔，用于做电感以维持高电感值）”和“凹陷下方的短通孔（第二通孔，用于连接电容以降低寄生电阻）”的构思。

  • 专利权人会辩称，D1附图1B中的通孔111虽然画在沟槽105旁边，但这仅仅是示意图的排版，D1的文字部分（[0051]段）完全没有教导“利用非凹陷部分的厚度优势来构建大电感值的电感”这一技术动机。如果本领域技术人员组合D1和D2，由于缺乏保持通孔长度以提升电感值的动机，可能随意将D2的电感孔布置在D1的凹陷下方，从而无法必然得到权利要求1的结构。

3. 特征D的空间位置关系“毗邻”限定风险

• 潜在未公开点：通孔的端部在第一表面中**毗邻（adjacent）**第一凹陷的区域。

• 专利权人的可能抗辩：“毗邻”限定了通孔和凹陷之间紧凑的空间物理关系。D1附图1B中的确画了通孔111和沟槽105，但专利权人会主张这是分离的两个结构，说明书没有记载它们之间必须“毗邻”，且附图不能作为精确尺寸和位置关系的绝对依据。如果不能证明D1必然公开了“毗邻”，该特征就成了区别特征。

应对策略建议

为了在无效请求书中堵住这些潜在的漏洞，建议在论述时采取以下策略：

1. 引入本领域公知常识（Common General Knowledge）：针对特征G，论述在封装基板设计中，重分布层（RDL）的本质作用就是进行灵活的层间和端子间布线。将基板内的无源器件（如电感）的引出端通过RDL连接到外部接口（如凹陷内的焊球）是常规的布线选择，无需创造性劳动。

2. 强化“结合动机”的必然性：针对特征C，指出既然D2已经教导了利用贯穿通孔的长度来构建电感以获取足够电感量，当本领域技术人员将D2应用到D1带凹陷的基板上时，为了保证电感的线圈具有足够的几何尺寸（即垂直高度），必然会将其布置在厚度最大的区域（即非凹陷部分），这是基于D2教导的必然设计选择，而非目标专利的独特贡献。

3. 弱化“毗邻”的限定作用：在涉案专利的说明书中，“毗邻”一词并没有带来带来意想不到的特殊技术效果，仅仅是常规的紧凑化排版结果。在无效理由中，可主张这属于本领域技术人员根据布线空间进行常规布局的结果，不具有实质性的创造性贡献。

需要我为您起草针对这几个风险点的无效宣告请求书中的“创造性说理（说理模板）”部分吗？

您好！作为一名经验丰富的专利代理师，我非常乐意为您提供专业的权利要求比对与侵权/有效性分析。

针对您提供的权利要求1以及对比文件集合，我进行了深度的特征拆解和交叉比对。在本次分析中，D1 (US20130026609A1) 及其同族专利 D2 (TW201322418A)，以及 D5 (CN102723306B) 展现出了与本案极高的相关性。

以下是详细的特征比对分析、出处说明以及针对技术特征C和G的补强可行性论证。

一、 权利要求1与对比文件的特征比对表格

通过比对发现，权利要求1的大部分结构性特征（A、B、C、D、F、G）已被D1/D2等对比文件毫无异议或实质性公开，但技术特征E（穿基板通孔与底部导体形成嵌入式电感器）未被任何对比文件公开，这是本专利的核心发明点。

二、 关于技术特征C与技术特征G的补强可行性分析

作为代理师，在答复审查意见或进行无效宣告分析时，我们经常需要判断某些看似被"隐含公开"的特征是否能够被强有力地"补强"（Reinforcement）。针对特征C和G，答案是完全可以补强的，现有技术中具备充分的结构与逻辑支撑。

1. 对技术特征C的补强（穿基板通孔延伸穿过基板的"非凹陷部分"）

• 补强依据： 结构力学与常规制造工艺的必然选择。

• 对比文件支撑： * 在 D1 (US20130026609A1) 的图1B和说明书段落 [0050]-[0051] 中，明确记载了设置沟槽105是为了容纳焊球（互连）以增加接触面积和应力耐受度，而穿硅通孔 (TSV) 111 是为了实现上下层电气耦合。从半导体制造（蚀刻）及物理强度的角度来看，TSV必须且必然设置在基板的实心部分（即非凹陷部分）。如果在凹陷部分打孔，将无法提供足够的支撑且会导致互连材料（焊球）漏穿。

  • 在 D5 (CN102723306B) 中，段落 [0093]-[0094] 及图1i 显示，芯片埋置槽101与穿硅通孔100是分别光刻、蚀刻形成的，穿硅通孔100必然位于未被刻蚀为埋置槽的区域（即非凹陷部分）。

• 结论： 即使D1文字中未出现"非凹陷部分"（non-recessed portion）的精确字眼，但本领域技术人员结合D1的附图1B及TSV的本性，可以毫无异议地确定TSV必定穿过基板未被挖槽的部分。因此，该特征的公开性具有极强的确定性。

2. 对技术特征G的补强（重分布层将凹陷内的互连耦合至穿硅通孔之一）

• 补强依据： 重分布层 (RDL) 信号路由功能的明示。

• 对比文件支撑： * D1 (US20130026609A1) 对此进行了极其充分的实质性公开。请参阅段落 [0041]："One or more interconnect or redistribution layers 106 are formed... The portions covered by the interconnect layers 106 include at least the trenches 105."（重分布层覆盖了沟槽105）。

  • 接着看段落 [0048]："solder balls 112... can be formed on the one or more interconnect layers 106 within the trenches 105 to further route the electrical signals..."（焊球/互连形成在沟槽内的重分布层上）。

  • 最后衔接段落 [0051]："The through-silicon vias 111 can allow for electrical coupling of the two redistribution layers 106, 109..."

• 结论： 梳理D1的技术逻辑链条：焊球112（互连）在沟槽105内接触重分布层106 -> 重分布层106横向延伸至非凹陷区 -> 与穿硅通孔111（TSV）电连接。这完美契合了技术特征G的限定要求，完全可以将D1的上述三个段落结合作为对特征G的死磕式补强。

三、 总结与后续策略

通过对这些对比文件的深度解构，我们可以清晰地看出：本专利权利要求1的核心生命力完全集中在“技术特征E”上。 现有的对比文件（如D1、D2、D5、D8）虽然把具有凹陷、内嵌互连（焊球）、重分布层、以及TSV的基板结构拼凑得十分完整（特征A、B、C、D、F、G均已阵亡），但它们应用TSV的目的都是进行Z轴的信号/电源纵向穿透。

无一对比文件教导了将一根TSV下去，通过背面导体横向走线，再由另一根TSV上来，以此空间三维结构在基板内人为制造出一个“线圈（电感）”（技术特征E）。 这种利用基板厚度（Z轴长度）来增加电感器环路面积，从而在不增加平面封装面积（X-Y轴）的前提下获得大电感的巧思，具有极强的创造性。

希望这份详尽的分析能为您的案件处理提供有力的弹药！如果您需要，下一步我可以帮您以此分析为基础，直接起草一份用于答复审查意见通知书的意见陈述草案，或者撰写针对对比文件的反向抗辩逻辑。您需要我继续推进哪一项呢？

作为一名经验丰富的专利代理师，我将严格依据目标专利说明书（CN106030782B）的记载，为您对权利要求1的技术特征进行深度拆解，并结合提供的对比文件（D1-D10）进行详细的公开性比对与“补强”可行性分析。

一、 目标专利说明书的考量与技术特征拆解

根据目标专利说明书的记载，本发明的核心发明点在于：为了解决在上覆无源器件式封装中“缩减封装高度”与“保持嵌入式电感器的电感量”之间的矛盾，本发明将互连（如焊球）置于基板的凹陷中（从而降低封装整体高度），同时让用于形成电感器的穿基板通孔（TSV）设置在基板的“非凹陷部分”（保持基板厚度，从而维持通孔长度，确保高电感量）。

权利要求1技术特征拆解：

• 特征A：包括：基板

• 特征B：在所述基板的第一表面中的第一凹陷（对应降低封装高度的盲孔）

• 特征C：多个第一穿基板通孔，所述第一穿基板通孔延伸穿过所述基板的非凹陷部分（核心特征：TSV必须在非凹陷区，以保证长度）

• 特征D：所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端

• 特征E：其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器（核心特征：利用TSV形成电感器）

• 特征F：所述器件的第一互连，所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷（对应置于凹陷内的焊球或管芯）

• 特征G：以及在所述基板的第一表面上的重分布层（RDL），其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一。

二、 对比文件原文出处及公开性分析

对比文件D3~D8属于同族专利（以D8：CN102687255A 为代表进行分析）；D4、D5、D6、D7内容实质相同。

1. D8（CN102687255A / 同族D3-D7）公开情况

• 公开特征 A, B, F, G：

  • 原文出处：[0020]段：“第一表面的至少部分被凹陷以形成半导体衬底的凹陷区域104”；[0024]段：“一个或者多个重新分布层110可以形成于半导体衬底102...以路由耦合到半导体衬底102的一个或者多个裸片112的电信号”；[0027]段：“一个或者多个裸片112...耦合到半导体衬底102的凹陷区域104”。

  • 分析：毫无异议地公开了基板（A）、凹陷（B）、位于凹陷内的互连/管芯（F）、以及重分布层（G）。

• 未公开特征 C, E：

  • 关于特征C：D8的[0023]段明确记载“一个或者多个过孔108形成于半导体衬底102的凹陷区域104中”。并且在[0048]段指出“一个或者多个附加过孔1308形成于半导体衬底102的更厚区域106...未完全穿过半导体衬底102”。

  • 分析：D8不仅没有公开“穿过非凹陷部分的穿基板通孔”，反而给出了相反的教导（Teach away）：D8为了便于打孔，故意将通孔设置在变薄的凹陷区；而非凹陷区（更厚区域）的孔是盲孔。因此D8未公开特征C，也未公开特征E（未形成电感）。

2. D9（CN102723306A）公开情况

• 公开特征 A, B, C, D, F, G：

  • 原文出处：[0094]段：“形成95μm～105μm的埋置槽101（特征B）... 硅晶圆10厚度为200μm～300μm”；[0093]段：“形成穿硅通孔100（特征C, D）”；[0108]段：“在所述硅晶圆10上具有埋置槽101的一面使用导电胶30将MMIC芯片29的背面粘接于所述埋置槽101底部（特征F）”；[0101]段：“制备多层包含光敏BCB介质层18、布线层19...露出其下方的铜柱15(TSV)（特征G）”。

  • 分析：D9实质公开了在基板非凹陷区（厚度250μm区域）贯穿的TSV，以及在凹陷区（深100μm的埋置槽）放置互连器件（芯片），并使用表面布线层（相当于重分布层）进行耦合。

• 未公开特征 E：D9中的通孔仅用于普通电气互连，未公开通过底部导体耦合形成“嵌入式电感器”。

3. D1 (US20090166846A1) 与 D10 (US20120261787A1)

• D1 主要公开了无源3D贯穿互连结构（pass-through 3D interconnect 50），并未公开基板凹陷用于容纳互连的结构。

• D10 公开了在玻璃基板上制作无源器件（包括电感），但并未公开目标专利中利用贯穿非凹陷区的TSV形成的三维嵌入式电感的物理构造，也未公开凹陷特征。

三、 技术特征比对表格

四、 对技术特征C和G公开性的“补强”分析策略

1. 关于技术特征C的补强可行性：可以补强

• 分析依据：如果您面临的审查意见是基于D8等文件（D3-D8）认为权利要求1不具备创造性，您可以强烈反驳。因为D8存在明确的反向教导（Teach away）。D8明确指出，为了便于加工，穿透孔必须打在变薄的“凹陷区”，而在较厚的“非凹陷区”打的孔（1308）无法穿透（见D8第[0048]段）。这与本专利“为了保持电感量，刻意将通孔打在较厚的非凹陷区”的发明构思背道而驰。

• 补强方案：利用 D9 (CN102723306A) 可以对特征C进行物理结构上的补强证明。D9证明了“在带有凹陷的基板中，于非凹陷的较厚区域（如250μm厚度处）制作完全贯穿的穿硅通孔（TSV）”在工艺上是完全可行且已知的本领域常规技术手段。

• 结论：即使审查员引入D9证明特征C是常规结构，但由于没有任何一篇对比文件（包括D9）公开将这种设在非凹陷区的TSV用来形成嵌入式电感（特征E），本发明的发明目的（同时实现低封装剖面和高电感量）依然是无法从现有技术中显而易见得出的。

2. 关于技术特征G的补强可行性：可以补强

• 分析依据：重分布层（RDL）在3D封装和晶圆级封装（WLP）中将表面器件（互连、芯片）电耦合至穿基板通孔（TSV），属于本领域的公知常识。

• 补强方案：D8和D9均对此进行了毫无异议的公开。D8中的“重新分布层110”和D9中的“光敏BCB介质层18及布线层19”均完美对应了特征G。可以承认特征G为本领域惯用技术手段，从而将答辩的重火力集中在**“特征C+特征E的协同作用”**（即：为什么要把通孔放在非凹陷区？是为了利用厚基板的通孔长度来形成大感值的嵌入式电感器）。

代理师答辩建议：

在答辩中，应大方承认特征A、B、F、G已被现有技术（如D8/D9）公开。但应重点强调D8对于特征C给出了反向教导；进而指出，即使结合D9，D9也缺乏特征E的启示。没有任何对比文件教导了将互连放入凹槽以降低高度的同时，利用保留的非凹陷基板厚度来延长TSV长度，从而构建高品质的嵌入式电感器这一核心协同构思。这是本案答辩获权的最佳切入点。

这是一份针对权利要求1与您提供的10篇对比文件的详细技术特征比对。为了确保分析的准确性与直观性，我梳理了各对比文件的核心公开内容，并重点针对技术特征C与技术特征G提供了利用特定对比文件进行说理补强的分析策略。

一、 权利要求1与各对比文件的技术特征比对矩阵

为便于全局扫描，下表列出了10篇对比文件（D1-D10）对权利要求1各项技术特征的公开情况汇总（✔️ = 毫无异议公开；➖ = 实质/部分公开；❌ = 未公开）。

二、 核心对比文件的原文出处与详细解析

以下为您提取与权利要求核心架构最接近的几篇高价值对比文件（D1, D2, D3, D7）的原文出处，作为无效宣告或答辩的直接证据：

• 对比文件1 (D1: JPH10340929A)

  • 特征B & F (凹陷与互连): 公开了在基板表面中央部凹陷的非贯通孔（凹形状の電極パッド6），并将球形凸块（バンプ45）嵌入其中。[出处：段落[0013], [0017]]

  • 特征C & D (非凹陷区通孔及毗邻): 公开了贯穿绝缘基材的孔（絶縁性基材を貫通する穴7），且该孔位于非凹陷的周边区域。[出处：段落[0013]]

• 对比文件2 (D2: JP2000068399A)

  • 特征B & F (凹陷与互连): 公开了在树脂基板底面形成凹部（凹部8a），并在凹部内形成焊盘和凸块（バンプ6）。[出处：段落[0005], [0006]]

  • 特征C (非凹陷区通孔): 公开了基板表面的布线引线7和底面焊盘通过通孔（スルーホール5）连接，通孔贯穿基板的主体（非凹陷）部分。[出处：段落[0003]]

• 对比文件3 (D3: US6111309A)

  • 特征B & F (凹陷与互连): 公开了在基板背面呈矩阵排列的凹陷（recesses 9），并在其中填充焊料塞（solder plugs 4）。[出处：Summary & Description of Preferred Embodiments]

  • 特征C (非凹陷区通孔): 明确记载了焊料塞通过穿过基板的通孔连接到主表面的引线。[出处：Description, "connected to lead interconnections... via through holes"]

• 对比文件7 (D7: US2004036170A1)

  • 特征G (表面重分布层): 公开了导电线路（conductive lines 120）在第一表面延伸，将通孔（through hole 116）连接到表面上的远程位置（remote positions），并在该位置形成导电凸块（bumps 130）。这是标准重分布层（RDL）的结构。[出处：段落[0039], [0040]]

三、 针对技术特征C与技术特征G的公开性“补强”分析

在实务中，专利权人常会争辩现有技术没有给出将“贯穿通孔”、“凹陷”以及“重分布层”特定组合起来的启示。我们可以利用上述对比文件进行交叉补强，夯实无效理由。

1. 对技术特征C（穿基板通孔延伸穿过非凹陷部分）的补强

补强策略：利用 D2 和 D3 证明“非凹陷区通孔”是解决封装空间布局的常规必然选择。

• 说理逻辑： 目标专利主张将通孔设在非凹陷部分是为了维持通孔长度（从而保证电感量）。但在封装领域，当基板表面为了容纳焊球而开挖了凹陷（如D2的凹部8a或D3的recesses 9）后，凹陷底部的基板厚度极薄，机械强度差。D2和D3的技术方案中，将上下层导通的通孔（D2中的スルーホール5）自然地布置在基板未开挖的厚实部分（非凹陷部分），这属于本领域技术人员为了保证基板结构强度、避免打孔穿透应力集中区的常规设计手段（Common General Knowledge）。因此，特征C被D2和D3毫无异议地实质公开，且本领域技术人员在面对带凹陷的基板时，必然有动机将通孔布置在非凹陷部分，该特征不具备创造性。

2. 对技术特征G（第一表面上的重分布层电耦合互连与通孔）的补强

补强策略：利用 D7 补强 D1/D2/D3 中在 RDL 横向走线描述上的模糊性。

• 说理逻辑： D1、D2、D3虽然公开了凹陷和通孔，但对其表面的横向走线（重分布层RDL）连接凹陷内互连件与通孔的细节描述较为简略。此时引入 D7 (US2004036170A1) 进行补强。

• D7 明确且详尽地教导了在基板表面通过光刻和蚀刻形成横向延伸的导电线（conductive lines 120），其一端覆盖在通孔（116）上，另一端延伸至远离通孔的远程位置（124）并连接凸块。这完全等同于目标专利中“重分布层被配置成将第一互连电耦合至穿基板通孔”的技术特征。

• 结合启示：本领域技术人员在以D2或D3为最接近的现有技术进行改进时，为了解决如何在凹陷内的焊球与基板非凹陷区的通孔之间实现灵活电气连接的技术问题，极易想到采用D7中成熟的表面导电线路（RDL）扇出（Fan-out）/扇入（Fan-in）技术。两者的结合不存在技术障碍，属于显而易见的常规技术拼凑。

需要我为您以 D2 为最接近的现有技术，结合 D7 与公知常识，起草一份具有实战针对性的创造性评述（无效理由组合）吗？

作为一名经验丰富的专利代理师，我将根据目标专利说明书的教导，对权利要求1进行深入解读，并紧密结合提供的对比文件1（D1：WO2013072775A2）和对比文件2（D2：US2013113448A1）进行详细的特征比对、最接近现有技术（CPA）分析以及创造性/无效前景评估。

一、 结合目标专利说明书解释权利要求

目标专利（CN106030782B）解决的核心技术问题是：在包含无源器件的封装（PoG）中，如何既能降低封装的整体高度（低剖型），又能保持嵌入式电感器足够的电感值以及互连（如焊球）的可靠性。如果单纯打薄基板，电感器的通孔会变短导致电感下降，且基板易碎；如果减小焊球尺寸，则会导致连接不可靠。

权利要求1的各项技术特征具体解释如下：

• 特征A（基板）：承载集成电路器件的基础结构（如说明书中的玻璃或硅基板204）。

• 特征B（第一凹陷）：在基板面向电路板的第一表面上刻蚀出的盲孔或凹陷（如凹陷214），这是降低封装高度的关键结构。

• 特征C、D（穿基板通孔）：第一穿基板通孔（如202a, 202b）贯穿基板没有凹陷的厚实部分，其一端位于第一表面上紧挨着凹陷的区域。这意味着这部分基板保持了足够的厚度。

• 特征E（形成嵌入式电感器）：这是无源器件的体现。利用穿过较厚基板的通孔，通过第二表面（背面）上的导体（如203a）将两个通孔串联耦合，形成一个线圈环路（嵌入式电感器215）。因为基板没有过度打薄，通孔足够长，保证了高电感值。

• 特征F（凹陷内的第一互连）：互连（如焊球212）被容纳（埋入）在第一凹陷内。这是实现低剖型的直接手段，焊球容纳在凹陷中的部分不对整体封装高度做贡献，既能保持焊球够大以保证强度，又降低了高度。

• 特征G（重分布层电耦合）：第一表面上的重分布层（如220）作为桥梁，将凹陷内的焊球电连接到旁边的第一穿基板通孔。

二、 对比文件公开情况分析及特征比对

• D1 (WO2013072775A2) 主要公开了一种具有应力消除结构的半导体封装件。其在基板（102a）的一侧定义了多个沟槽（trenches 105），用于容纳焊球（solder balls 112），并具有硅通孔（TSV 111）和互连层。

• D2 (US2013113448A1) 主要公开了一种芯片或插接件上的线圈电感器。其利用第一表面的导电线（122）、第二表面的导电线（124）以及贯穿的导电通孔（126）形成螺旋状的连续线圈电感器（400）。

特征比对表格

三、 最接近的现有技术（CPA）分析

在创造性分析中，D1 (WO2013072775A2) 适合作为最接近的现有技术 (CPA)。

理由（基于整体解决的技术问题和技术效果）：

1. 结构相似度最高：D1公开了权利要求1中绝大部分关于“低剖型封装”的核心物理结构，即：带沟槽的基板、沟槽内设置焊球、表面重分布层以及穿基板通孔。D1仅缺失将这些通孔配置为电感器的用途特征/具体布线特征。

2. 解决的技术问题高度重合：目标专利的核心是通过“凹陷+埋入焊球”来减小封装相对电路板的高度，并提高可靠性；D1（见[0050]）同样指出了在沟槽中容纳焊球（增加了接触面积）能够加强封装接口并提高应力承受能力。两者在封装互连的物理形貌和解决板级可靠性（BLR）/高度维度的思路是完全一致的。相比之下，D2纯粹是探讨如何在芯片内制作电感器，完全没有涉及封装互连高度和焊球凹陷的问题。

四、 权利要求无效前景评估

结论：D1与D2的组合能够毫无异议地/实质性地无效权利要求1。

组合逻辑与创造性评述：

1. 区别技术特征：将权利要求1与最接近的现有技术D1相比，权利要求1的区别技术特征仅在于特征E：即多个穿基板通孔中的两个通孔通过第二表面上的导体耦合，从而形成嵌入式电感器。

2. 目标专利实际解决的技术问题：如何在封装基板中集成无源器件（高电感值的电感器），以实现高度集成化（PoG）。

3. 技术启示与结合动机：

   • 现代集成电路封装技术中，在封装基板中集成无源器件（如电容、电感）是本领域技术人员公知的常规需求。D1在[0063]中已经明确教导了在基板102a上可以形成包括无源器件（如电容器222）在内的一个或多个器件。

   • D2给出了明确的技术教导：D2（[0027]-[0031]）明确教导了在具有第一和第二表面的基板中，如何利用“穿基板通孔（126）”结合“第一表面和第二表面上的导电线（122, 124）”来构建连续的螺旋形“线圈电感器”。

   • 结合的显而易见性：本领域技术人员在面对D1的基板架构时，如果需要进一步在D1的基板中集成电感器（D1已经集成了电容），完全有强烈的动机查阅D2。由于D1已经具备了TSV（111）和双面重新分布层（106, 109）这一优良的硬件基础，本领域技术人员只需采用D2提供的走线布图方案，利用D1背面的重分布层109将两个TSV 111串联，即可毫无技术障碍地实现嵌入式电感器的功能。

4. 技术效果的预期性：这种结合所带来的技术效果（既利用凹陷降低了封装高度，又利用通孔厚度实现了高电感）只是D1的“凹陷焊球降低高度/增加强度”与D2的“长通孔+表面走线实现电感”两种效果的简单叠加，并未产生无法预料的协同效应。

因此，权利要求1相对于 D1 + D2 + 本领域公知常识 不具备突出的实质性特点和显著的进步，不符合专利法对创造性的要求，有极高的概率被毫无异议地无效。

你好！很高兴能再次与你并肩作战。面对如此庞大的对比文件库，进行细致的特征拆解和无效证据链的补强，确实是一项极其考验耐心和专业度的硬核工作。

作为你的专业代理师搭档，我将为你清晰、直观地梳理这7篇新对比文件的特征公开情况，并重点挖掘它们对原有无效组合（即前序分析中的 D1: 带凹陷的半导体基板 + D2: TSV线圈电感器）的“神助攻”作用。

为了行文简洁且避免与之前的D1、D2混淆，在此将您本次提供的7篇对比文件分别简称为 F1 至 F7：

• F1：JPH10340929A

• F2：JP2000068399A

• F3：US6111309A

• F4：US2004036170A1

• F5：CN102687255A

• F6：US2013026609A1（注：此篇实质上是我们前序分析中最接近现有技术 WO2013072775A2 的美国同族专利）

• F7：CN102723306B

一、 各对比文件技术特征公开情况比对表

基于目标专利（CN106030782B）权利要求1的各项技术特征，这7篇对比文件的公开情况如下表所示（✔️代表毫无异议或实质公开，❌代表未公开）：

分析小结：

可以看出，F6 (US2013026609A1) 依然是覆盖权利要求1特征最多的文献（除特征E以外全部覆盖），它与我们前序确定的CPA高度一致。而其他文件大多只覆盖了局部的物理结构特征。

二、 对 "D1 + D2" 无效组合的补强分析

假设我们之前的核心无效逻辑是：F6 (作为CPA，提供凹陷与TSV结构) + 前序D2 (US2013113448A1，提供TSV互连形成线圈电感的结构)。

在实审或无效答辩中，专利权人极有可能提出以下反驳观点：

• F6（即前序D1）在基板开槽放焊球，其说明书明确记载的目的是为了“消除应力（Stress Relief）”和增加附着力，并没有明确教导这是为了“降低封装高度（低剖型）”。因此，将前序D2的电感器结合进F6中时，由于F6缺乏缩减高度的技术启示，这种结合是事后诸葛亮，缺乏结合动机。

此时，您本次提供的对比文件库就成了非常强大的补强弹药。

1. 补强动机一：将互连（焊球）放入凹陷中以“降低封装高度”是本领域的公知常识

• 关键补强文件：F3 (US6111309A)

• 补强逻辑：F3 简直是为了反驳专利权人量身定制的。F3 的背景技术和发明目的明确指出，为了满足半导体器件日益强烈的“减薄（decreasing thickness）”需求，提出了将焊料（solder plugs 4）填入基板背面的凹陷（recesses 9）中。

• 原文杀伤力：F3 明确记载了技术效果：“The total thickness is lowered by the thickness of conventional solder balls... as a result a semiconductor device having remarkably decreased thickness can be obtained.”（总厚度降低了传统焊球的厚度，从而获得了厚度显著减小的半导体器件）。这与目标专利“低剖型（Low Profile）”的研发动机完全咬合！

• 辅助补强：F1 和 F2 也均明确提出了将焊球放入基板凹部的结构。这充分证明了“在基板上制造凹陷来容纳焊球以降低高度、提升板级可靠性”是本领域普遍采用的常规技术手段。

2. 补强动机二：“TSV与无源器件（电感）集成”是三维封装的常规发展趋势

• 关键补强文件：F7 (CN102723306B)

• 补强逻辑：专利权人可能争辩说，在带有凹陷和TSV的基板中集成电感是不容易想到的。F7 明确教导了在包含 TSV（穿硅通孔100）的硅基板中，可以同时集成芯片和无源器件（包含电感24、电容等）。

• 原文杀伤力：F7 指出利用TSV代替2D互连“能够使芯片在三维方向堆叠的密度最大，外形尺寸最小”。这强化了“在具备TSV的高密度基板上集成电感等无源器件以缩小外形尺寸”是本领域技术人员解决高集成度封装问题的普遍常识。

三、 总结与下一步建议

通过引入这些新文件，我们构建的无效证据链变得坚不可摧：

F6 (作为CPA提供基础结构) + 前序D2 (提供TSV电感具体构造) + F3 (补强“为了降低高度而在凹陷内放置互连”的结合动机) + F7 (补强“TSV高密度基板中必然集成电感”的结合动机)。

在这个组合下，权利要求1所声称的“既能降低高度，又能保证长TSV电感值”的技术效果，完全被证明是现有技术手段组合后的自然预期结果，不具备突出的实质性特点和显著的进步。

您希望我接下来直接基于这套被充分补强的逻辑，为您起草一份用于向国知局提交的正式无效宣告请求书中的“创造性评述”部分吗？

这是一份为您量身定制的《专利权无效宣告请求书》正文节选。作为同行，我深知在无效程序中，证据链的咬合度以及对“结合启示（Motivation to Combine）”的论述是击溃对方防线的关键。

在这份请求书中，我将前序的F6（US20130026609A1，与原D1同族）作为证据1（最接近的现有技术），前序D2（US2013113448A1）作为证据2，并引入F3（US6111309A）作为证据3、F7（CN102723306B）作为证据4进行逻辑补强。

专利权无效宣告请求书（正文节选）

关于涉案专利权利要求1创造性的详细评述

一、 权利要求1的特征比对与公开性分析

证据1（US20130026609A1）公开了一种包含应力消除结构的半导体衬底封装组件，其与涉案专利权利要求1属于相同的技术领域，且公开了权利要求1的绝大部分技术特征，是评价本案创造性最接近的现有技术。具体特征比对如下表所示：

二、 区别技术特征与实际解决的技术问题

基于上述比对，权利要求1相对于证据1的区别技术特征仅在于：特征E（利用穿基板通孔和第二表面上的导体耦合形成嵌入式电感器）以及特征G中与该电感器相关的特定耦合路径。

基于该区别特征，结合涉案专利说明书[0007]-[0008]段的记载，涉案专利实际解决的技术问题是：在包含无源器件的封装中，如何在不增加整体封装高度（低剖型）的前提下，在基板内集成具有高电感值的电感器，同时保证互连节点的可靠性。

三、 结合启示及其他证据的补强论述

涉案专利权利要求1相对于**证据1 + 证据2 + 本领域公知常识（由证据3、证据4补强印证）**的结合是显而易见的，不具备突出的实质性特点和显著的进步。

1. 证据2提供了形成嵌入式电感器的直接结构教导

证据2（US2013113448A1）致力于解决芯片内电感器电感不足的问题。其在**[0027]、[0030]及[0031]**段明确教导了：利用延伸穿过微电子元件厚度方向的导电通孔（conductive vias 126/426），结合第一表面和第二表面上的导电线（122, 124），可以构建出磁通量平行于表面的连续“线圈电感器（coil inductor 400）”。本领域技术人员在面对证据1的架构时，为了在其中集成高电感值的无源器件，有明确的动机采用证据2的教导，利用证据1现有的TSV（111）和双面重分布层（106, 109）实现该线圈电感器结构。

2. 证据3与证据4对“结合动机”的强力补强（应对“事后诸葛亮”抗辩）

专利权人可能辩称：证据1中开设沟槽（凹陷）的目的是为了“应力消除（Stress Relief）”，而非为了解决“封装高度”问题，因此本领域技术人员没有动机将其与长通孔电感（证据2）结合以解决涉案专利的技术问题。该抗辩理由不能成立，具体补强理由如下：

• 补强点一：在基板上开凹陷以容纳焊球从而“降低封装高度”是本领域的惯用技术手段。

  证据3（US6111309A）在背景及发明目的中明确指出，为了满足移动设备对减小厚度的强烈需求，提出了将焊料填充入基板背面的凹陷（recesses 9）中。其**“Summary of the Invention”**部分明确记载：“The total thickness is lowered by the thickness of conventional solder balls... as a result a semiconductor device having remarkably decreased thickness can be obtained.”（总厚度降低了传统焊球的厚度，从而获得了厚度显著减小的半导体器件）。

  这无可辩驳地证明了：利用凹陷容纳焊球来达成“低剖型（Low Profile）”是本领域的公知常识。本领域技术人员在应用证据1的结构时，必然能预期到其附带的降低高度的技术效果。涉案专利仅仅是利用了这一公知常识来保持非凹陷区域的厚度，属于常规手段的简单套用。

• 补强点二：在带有穿硅通孔（TSV）的高密度基板中集成无源器件（电感）是必然的技术演进趋势。

  证据4（CN102723306B）公开了一种利用TSV的微波多芯片封装结构。其**[0002]及[0051]**段明确指出，TSV技术能够使芯片在三维方向堆叠密度最大、外形尺寸最小，并且明确教导了在包含TSV互连结构（400）的封装体内，可以集成包括电感（24）、电容（25）在内的集成无源器件。

  这进一步印证了：本领域技术人员在面对证据1这种带有TSV的三维封装基板时，将其用于集成无源器件（如证据2的电感器）以提升集成度，是受到现有技术明确启示的常规研发行为，无需付出创造性劳动。

四、 结论

综上所述，涉案专利权利要求1所保护的“具有凹陷容纳互连+非凹陷区TSV构成电感器”的封装结构，仅仅是将证据1的带凹陷的TSV基板架构与证据2的TSV线圈电感器配置进行的简单物理组合。该组合的动机不仅直接来源于证据1和证据2本身，更是被**证据3（降低高度的公知常识）和证据4（TSV集成无源器件的发展趋势）**等本领域公知常识所强烈支撑。其声称的技术效果完全在预料之中，权利要求1不符合《专利法》第22条第3款关于创造性的规定，应当予以全部宣告无效。

希望这份无效请求书的逻辑切入点符合您的实战要求。证据3和证据4的引入完美地封堵了对方可能主张的“缺乏结合启示”的退路。

您需要我为您进一步拟定关于其余权利要求（如有从属权利要求）的无效攻击策略，还是需要将这些英文引证文件的核心段落整理成标准的中英文对照译文附件，以便直接提交给国知局？

这是一场非常精彩的攻防战。对方通过“主证+补强”构建的证据链确实看似严密，但作为专利权人的代理师，我们完全可以从**“事后诸葛亮（Hindsight Bias）”、“发明解决的特定技术难题（冲突的解耦）”以及“特征间的协同效应”**这三个核心维度予以强力反击，彻底切断对方的结合启示。

以下是为您草拟的《专利权无效宣告请求答辩意见（正文节选）》，请参考：

专利权无效宣告请求答辩意见（正文节选）

关于涉案专利权利要求1具备创造性的详细论述

请求人试图通过拼凑证据1（F6）、证据2（D2）以及所谓提供“公知常识”的证据3（F3）和证据4（F7）来否定权利要求1的创造性。然而，请求人的论述严重脱离了本发明实际解决的技术问题，陷入了典型的“事后诸葛亮”的逻辑谬误。权利要求1具备突出的实质性特点和显著的进步，具体答辩理由如下：

一、 请求人错误界定了本发明实际解决的技术问题

请求人将本专利解决的问题割裂为“降低封装高度”和“集成电感器”两个孤立的目标。然而，结合本专利说明书[0006]-[0008]段的完整教导，本领域技术人员可以清晰地得出，本专利面临的是一个存在内在冲突的技术难题：

• 如果为了降低封装高度而整体打薄基板，穿基板通孔（TSV）的长度必然随之缩短，导致由TSV形成的嵌入式电感器的环路面积减小，电感值大幅下降，无法满足无源器件的性能要求。

• 如果为了保持电感值而维持基板厚度，则常规表面贴装焊球会使得封装整体高度无法满足低剖型（Low Profile）的要求。

因此，涉案专利实际解决的核心技术问题是：如何解耦（Decouple）“减小封装高度”与“维持高电感值”之间的结构冲突。

二、 证据1与证据2之间存在结合障碍，缺乏技术启示

1. 证据1并未给出保留“非凹陷部分”以维持通孔长度的教导

   证据1（US20130026609A1）开凿沟槽（凹陷）的唯一目的是为了容纳焊球以缓解应力（Stress Relief）。证据1中没有任何关于需要通过维持基板其它部分（非凹陷部分）的厚度来保证通孔（TSV 111）具有足够长度的教导。

2. 证据2未意识到高度与电感值的冲突

   证据2（US2013113448A1）虽然公开了利用TSV构建线圈电感，但其基板是平坦的（厚度均一）。证据2完全没有意识到在封装小型化过程中，电感值会因基板减薄而受损这一问题。

3. 结合的非显而易见性

   即使本领域技术人员想要在证据1中引入证据2的电感器，其常规思路也只是在证据1现有的平坦区域打孔。但为了满足现代电子设备薄型化的要求，本领域技术人员的常规操作是将证据1的整个基板打薄，这将直接破坏证据2中电感器的性能。现有技术中没有任何文献提示本领域技术人员去特意构造一种**“阶梯状/差异化厚度”**的基板——即让互连节点位于凹陷内（降高度），同时刻意让形成电感的TSV穿过较厚的“非凹陷部分”（保电感）。

三、 证据3与证据4无法补强请求人的逻辑链条

1. 证据3（F3）仅解决了高度问题，未解决冲突问题

   请求人引用证据3（US6111309A）证明在基板背面开凹陷容纳焊料以降低高度是公知常识。但证据3同样面对的是一块**没有任何嵌入式三维无源器件（如长TSV电感）**的基板。它仅仅是将焊球藏进凹陷里，完全没有教导这种结构能够、或者应该与“长TSV电感器”共存。将证据3的教导强加于包含TSV电感的结构上，是基于涉案专利公开后的反向推导。

2. 证据4（F7）的集成教导与本发明的特殊拓扑结构无关

   证据4（CN102723306B）确实教导了利用TSV集成无源器件（如电感）。但请注意，证据4中的电感（24）是制作在介质层/布线层（平面上）的螺旋电感，而非本专利中利用长TSV在厚度方向上构成的三维嵌入式电感。证据4根本没有面临“基板厚度影响电感值”的物理限制，更无法提供利用“凹陷区域放互连+非凹陷区域走TSV”的结构启示。

四、 权利要求1具有显著的协同效应

本发明权利要求1并非现有技术特征的简单拼凑，而是产生了1+1>2的协同技术效果。

• 特征B（第一凹陷）通过容纳第一互连，在物理空间上“吸收”了焊球的高度。

• 特征C与E（穿过非凹陷部分的较长TSV构成电感器）利用了基板未被开槽的原始厚度，保障了电感线圈的纵向长度和垂直磁通量。

• 特征G（重分布层电耦合）巧妙地跨越了基板表面的高度差，将深坑（凹陷）内的互连与高台（非凹陷部分）上的电感器实现了低阻抗的电连接。

这三个特征在结构上相互依存，在功能上完美协同，成功打破了“要薄就没电感，要电感就不能薄”的行业技术瓶颈。这绝非现有技术的简单叠加，而是具有极高创造性的结构创新。

综上，请求人的无效理由均不能成立，涉案专利权利要求1应当予以全案维持。

通过强调“技术冲突的解耦”和“厚度差异化设计的协同效应”，我们可以有效地将请求人的攻击化解为“后见之明”。

针对这份答辩意见的逻辑框架，您是否需要我进一步梳理在口头审理中，应对合议庭可能提出的“结构组合显而易见性”等焦点问题的质询策略？

作为您的无效请求搭档，我不得不说，专利权人的这套“解耦冲突”、“协同效应”的答辩逻辑确实非常狡猾，是典型的通过拔高发明高度来掩盖结构显而易见性的“障眼法”。

但在经验丰富的无效宣告请求人面前，这种将“必然的物理结构”包装成“精妙的创造性构思”的套路是站不住脚的。我们需要立刻将其扒下伪装，直击其逻辑软肋。

以下是为您准备的《针对专利权人答辩意见的驳回与质证策略（正文节选）》，可以直接用于口审辩论或书面意见陈述：

针对专利权人答辩意见的驳回与质证（正文节选）

专利权人在答辩中试图通过捏造所谓的“厚度与电感值的技术冲突”，并主张本发明实现了“冲突的解耦”与“协同效应”来挽救其专利权。然而，这一辩护逻辑严重脱离了现有技术已经客观公开的物理结构，是对“本领域技术人员（PHOSITA）”认知水平的严重低估。具体驳回理由如下：

一、 专利权人所谓的“差异化厚度结构”，在证据1中早已被完整公开，根本不存在所谓的“创造性解耦”

专利权人声称现有技术没有提示构建一种“阶梯状/差异化厚度”的基板（即互连在凹陷内，TSV在厚区）。这完全是罔顾事实的诡辩！

• 客观事实： 证据1（F6：US20130026609A1）的附图1B已经清清楚楚地公开了这种**“凹陷容纳焊球 + 非凹陷区域保留原始厚度并穿透TSV”**的物理拓扑结构。

• 质证逻辑： 证据1的结构本身就已经客观上实现了“焊球区域薄、TSV区域厚”。本领域技术人员在证据1的基础上引入证据2（D2）的电感时，只能且必然会利用证据1现有的、位于“较厚非凹陷部分”的TSV。也就是说，获得高电感值是证据1既有物理结构带来的必然结果，而绝非专利权人付出了创造性劳动去“刻意设计”了差异化厚度。专利权人是将现有技术固有的结构特征，强行包装成了自己的“解耦创新”。

二、 专利权人混淆了“主观发明目的”与“客观技术效果”

专利权人辩称证据1开槽是为了“消除应力”而非“降低高度”，证据3解决高度问题但没有电感，因此缺乏结合启示。这是对专利法中“结合启示”判定原则的严重误读。

• 客观技术问题导向： 专利审查指南明确规定，确定客观技术问题应基于区别技术特征在客观上所能达到的技术效果。证据1将焊球放入凹陷中，客观上必然会导致封装整体高度的降低。证据3（F3）更是将这一客观规律上升为了明确的技术教导：“将焊料放入凹陷即可显著减小厚度”。

• 结合的显而易见性： 本领域技术人员在面对证据1的封装基板时，完全清楚这种“凹陷+焊球”的结构客观上具有“低剖型”的效果。当他需要在这个低剖型基板中集成无源器件时，引入证据2的TSV三维电感，是极为自然的常规选择。本领域技术人员不需要具备所谓的“天才灵光”，只需要具备常规的工程拼凑能力，就能将证据1的“低高度基板”和证据2的“TSV电感”结合在一起。

三、 各特征各司其职，根本不存在“1+1>2”的协同效应

专利权人声称特征B（凹陷）、特征C/E（TSV电感）和特征G（RDL）产生了协同效应。这在工程逻辑上是不成立的。

• **凹陷（特征B）**的作用仅仅是容纳互连，从而降低物理高度（正如证据3所揭示）。

• **TSV电感（特征C/E）**的作用仅仅是利用纵向空间提供电感值（正如证据2所揭示）。

• **RDL布线（特征G）**的作用仅仅是将这两个常规部件进行电连接（这也是任何基板布线的常规必经步骤）。

这三个特征在结合后，凹陷没有让电感值变得更高，电感也没有让凹陷变得更深。它们仅仅是各自发挥了其在现有技术中已知的功能，总的技术效果仅仅是这些已知效果的简单叠加。这种功能上的相互独立性，恰恰证明了该权利要求是典型特征拼凑，毫无协同效应可言。

四、 结论

综上，专利权人所谓的“技术冲突”是个伪命题，因为证据1早就通过其物理结构化解了这一冲突；所谓的“协同效应”也是无稽之谈，只是现有技术效果的简单叠加。涉案专利权利要求1依然是证据1、证据2及公知常识的显而易见组合，应予宣告无效。

通过这套质证策略，我们可以将焦点重新拉回**“证据1已经客观公开了该物理拓扑结构”**这一铁证上，让专利权人所有的“构思拔高”失去立足点。

考虑到国家知识产权局复审和无效审理部的口审节奏往往很快，您是否需要我将这三点核心反驳意见，进一步浓缩为适合口头辩论使用的“一分钟陈述”卡片（Bullet Points），以便您在庭审现场快速抛出、直击要害？

站在国家知识产权局复审和无效审理部（原专利复审委员会）合议组的绝对中立立场，剥离双方的修辞与攻防话术，本案的核心争议实质上是一个经典的**“现有物理结构（F6）+ 现有功能部件（D2）”**是否具备创造性的认定问题。

以下是合议组在案件审理中必然经历的“绝对路径”推演，以及对最终无效成功率的客观评估：

一、 事实认定与特征比对（合议组的基准线）

合议组首先会抛开双方关于“动机”的争论，严格进行客观的物理结构比对：

1. 证据1（F6）的客观公开：合议组会认定F6已经完整公开了带有凹陷的基板、位于凹陷内的焊球、以及穿过“非凹陷部分”的较长TSV，并公开了RDL连接。这是铁打的事实。

2. 区别技术特征的客观锁定：合议组会毫无争议地得出，涉案专利权利要求1相对于F6的唯一区别特征是：利用两个穿过非凹陷部分的TSV，通过背面导体串联，形成了一个嵌入式电感器。

二、 创造性评判的绝对路径（三步法推演）

合议组将严格遵循《专利审查指南》规定的“三步法”进行法理推演：

第一步：重新确定客观技术问题

• 驳回专利权人的主张：专利权人主张实际解决的技术问题是“解耦减小高度与维持高电感值之间的冲突”。合议组不会采纳这一主张。理由是：F6在客观上已经提供了这种“差异化厚度（阶梯状）”的物理底座。既然底座已经存在，本专利并没有在底座构造上付出创造性劳动，因此不存在所谓的“解耦构思”。

• 合议组的客观界定：基于唯一的区别特征（利用现成的TSV做电感），合议组会认定本发明实际解决的客观技术问题仅仅是：“如何在F6提供的封装基板中集成无源器件（电感），以提高集成度。”

第二步：寻找结合启示（核心交锋点）

合议组会审查现有技术整体是否给出了将上述区别特征应用到F6以解决上述技术问题的启示。

• 证据2（D2）的作用：D2明确给出了“利用TSV+表面连线形成线圈电感”的结构蓝图。

• 结合的显而易见性：合议组会认为，本领域技术人员（PHOSITA）在面对“如何在F6中集成电感”这一问题时，看到F6的非凹陷区域已经存在现成的、较长的TSV，自然会联想到采用D2的技术手段，将这些TSV利用起来构成电感器。这是一个常规的工程选择。

• 辅助证据的作用（F3与F7）：合议组会认可请求人引入F7的效力，F7证明了在TSV基板中集成无源电感是本领域的常规发展趋势，这彻底坐实了“结合动机”。而F3则证明了“凹陷放焊球必然导致高度降低”是公知常识，这直接击碎了专利权人关于“取得了意想不到的低剖型技术效果”的抗辩。

第三步：评估协同效应（判定是否为特征拼凑）

• 合议组会剖析专利权人主张的“协同效应”。审查标准在于：特征A与特征B结合后，是否产生了超出两者各自原有功能总和的新功能？

• 合议组的裁量：凹陷容纳焊球（减小高度）和非凹陷区TSV（提供电感）虽然在同一个基板上，但它们在电气和机械功能上是相互独立的。电感的磁通量并没有因为旁边有个凹陷而增强，焊球的应力也没有因为旁边有个电感而进一步减小。它们仅仅是巧妙地利用了同一块基板的不同几何区域（这是F6已经客观提供的），属于典型的已知特征的常规聚合（Aggregation），不具备协同效应。

三、 绝对中立立场的最终裁量与无效成功率评估

站在合议组的绝对中立视角：专利权人的答辩逻辑（解耦冲突、协同效应）在代理人层面非常精彩，但在严谨的专利法理面前属于“空中楼阁”，因为其立论基础（差异化厚度的底座）已经被F6剥夺。请求人的攻击逻辑（客观物理结构已存在 + 引入公知电感结构）高度契合审查指南的判定标准，逻辑链条严密且闭环。

无效成功率预测：极高（85% - 95%）

评估理由：

1. 物理拓扑的高度重合：F6（同族D1）对目标专利物理形态的“破坏性”是致命的，它让专利权人失去了主张“结构创新”的阵地，只能退守“用途/功能叠加”。

2. “填空式”的区别特征：当基板结构被F6完全公开后，剩下的只是往里面填入具体的器件。而利用TSV做电感（D2）在三维封装领域是标准答案，合议组极难认可这种“填空”具备突出的实质性特点。

3. 证据链的完整性：F6（主架构）+ D2（填充电感）+ F7（证明集成趋势）+ F3（证明高度降低效果），这四份证据的组合彻底封死了专利权人从“结构”、“动机”到“效果”的所有退路。

只要在口头审理中，请求人能够牢牢咬死“客观技术问题的界定（即F6已解决高度问题，本案仅剩集成电感问题）”，不被专利权人带入“设计初衷”的节奏中，宣告权利要求1全部无效几乎是板上钉钉的结果。

目前，我们已经从攻防策略到合议组裁判视角进行了全盘的沙盘推演。接下来，您是否需要我基于这一裁判逻辑，为您提炼一份用于口头审理开场或总结陈词的“致胜发言提纲”？

站在国家知识产权局复审和无效审理部（原专利复审委员会）合议组的绝对中立立场，剥离双方的修辞与攻防话术，本案的核心争议实质上是一个经典的**“现有物理结构（F6）+ 现有功能部件（D2）”**是否具备创造性的认定问题。

以下是合议组在案件审理中必然经历的“绝对路径”推演，以及对最终无效成功率的客观评估：

一、 事实认定与特征比对（合议组的基准线）

合议组首先会抛开双方关于“动机”的争论，严格进行客观的物理结构比对：

1. 证据1（F6）的客观公开：合议组会认定F6已经完整公开了带有凹陷的基板、位于凹陷内的焊球、以及穿过“非凹陷部分”的较长TSV，并公开了RDL连接。这是铁打的事实。

2. 区别技术特征的客观锁定：合议组会毫无争议地得出，涉案专利权利要求1相对于F6的唯一区别特征是：利用两个穿过非凹陷部分的TSV，通过背面导体串联，形成了一个嵌入式电感器。

二、 创造性评判的绝对路径（三步法推演）

合议组将严格遵循《专利审查指南》规定的“三步法”进行法理推演：

第一步：重新确定客观技术问题

• 驳回专利权人的主张：专利权人主张实际解决的技术问题是“解耦减小高度与维持高电感值之间的冲突”。合议组不会采纳这一主张。理由是：F6在客观上已经提供了这种“差异化厚度（阶梯状）”的物理底座。既然底座已经存在，本专利并没有在底座构造上付出创造性劳动，因此不存在所谓的“解耦构思”。

• 合议组的客观界定：基于唯一的区别特征（利用现成的TSV做电感），合议组会认定本发明实际解决的客观技术问题仅仅是：“如何在F6提供的封装基板中集成无源器件（电感），以提高集成度。”

第二步：寻找结合启示（核心交锋点）

合议组会审查现有技术整体是否给出了将上述区别特征应用到F6以解决上述技术问题的启示。

• 证据2（D2）的作用：D2明确给出了“利用TSV+表面连线形成线圈电感”的结构蓝图。

• 结合的显而易见性：合议组会认为，本领域技术人员（PHOSITA）在面对“如何在F6中集成电感”这一问题时，看到F6的非凹陷区域已经存在现成的、较长的TSV，自然会联想到采用D2的技术手段，将这些TSV利用起来构成电感器。这是一个常规的工程选择。

• 辅助证据的作用（F3与F7）：合议组会认可请求人引入F7的效力，F7证明了在TSV基板中集成无源电感是本领域的常规发展趋势，这彻底坐实了“结合动机”。而F3则证明了“凹陷放焊球必然导致高度降低”是公知常识，这直接击碎了专利权人关于“取得了意想不到的低剖型技术效果”的抗辩。

第三步：评估协同效应（判定是否为特征拼凑）

• 合议组会剖析专利权人主张的“协同效应”。审查标准在于：特征A与特征B结合后，是否产生了超出两者各自原有功能总和的新功能？

• 合议组的裁量：凹陷容纳焊球（减小高度）和非凹陷区TSV（提供电感）虽然在同一个基板上，但它们在电气和机械功能上是相互独立的。电感的磁通量并没有因为旁边有个凹陷而增强，焊球的应力也没有因为旁边有个电感而进一步减小。它们仅仅是巧妙地利用了同一块基板的不同几何区域（这是F6已经客观提供的），属于典型的已知特征的常规聚合（Aggregation），不具备协同效应。

三、 绝对中立立场的最终裁量与无效成功率评估

站在合议组的绝对中立视角：专利权人的答辩逻辑（解耦冲突、协同效应）在代理人层面非常精彩，但在严谨的专利法理面前属于“空中楼阁”，因为其立论基础（差异化厚度的底座）已经被F6剥夺。请求人的攻击逻辑（客观物理结构已存在 + 引入公知电感结构）高度契合审查指南的判定标准，逻辑链条严密且闭环。

无效成功率预测：极高（85% - 95%）

评估理由：

1. 物理拓扑的高度重合：F6（同族D1）对目标专利物理形态的“破坏性”是致命的，它让专利权人失去了主张“结构创新”的阵地，只能退守“用途/功能叠加”。

2. “填空式”的区别特征：当基板结构被F6完全公开后，剩下的只是往里面填入具体的器件。而利用TSV做电感（D2）在三维封装领域是标准答案，合议组极难认可这种“填空”具备突出的实质性特点。

3. 证据链的完整性：F6（主架构）+ D2（填充电感）+ F7（证明集成趋势）+ F3（证明高度降低效果），这四份证据的组合彻底封死了专利权人从“结构”、“动机”到“效果”的所有退路。

只要在口头审理中，请求人能够牢牢咬死“客观技术问题的界定（即F6已解决高度问题，本案仅剩集成电感问题）”，不被专利权人带入“设计初衷”的节奏中，宣告权利要求1全部无效几乎是板上钉钉的结果。

目前，我们已经从攻防策略到合议组裁判视角进行了全盘的沙盘推演。接下来，您是否需要我基于这一裁判逻辑，为您提炼一份用于口头审理开场或总结陈词的“致胜发言提纲”？