**对比文件名称**：发明公开_CN1375831A 存储器刷新系统
**目标专利名称**：用于存储器的自刷新的方法及相关设备
**模型名称**：GPT
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：<br>包括：在所述存储器控制器处，接收对动态随机存取存储器DRAM的最新近的DRAM触发的自刷新循环的自刷新区间的剩余部分的指示，其中在所述睡眠操作模式期间所述DRAM的自刷新循环是至少部分地基于所述DRAM的自刷新区间来周期性地触发的，并且其中所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分小于所述自刷新区间<br>**未公开** | 无对应原文引用。 | **未公开论述**：该特征的核心在于，当存储器控制器从睡眠模式（自刷新模式）唤醒时，需要从DRAM处接收一个信息，即“DRAM最新触发的自刷新循环距离其完整自刷新区间结束还剩余多少时间”。目标专利中，这个信息用于避免唤醒后立即触发不必要的刷新。对比文件全文描述的是一个由刷新控制器（相当于存储器控制器）主动管理和调度所有刷新请求的系统。其中，“残余时间计时器4215”（图七及相应描述）是刷新控制器内部用于追踪“一个时隙（slot）的剩余时间”的部件，用于决定何时发出何种优先级的刷新请求。该计时器并非位于DRAM中，其计时的也不是“DRAM自触发的一个自刷新循环的剩余时间”。对比文件没有描述DRAM具备独立的自刷新定时能力，更没有描述DRAM在自刷新模式下能将计时剩余信息传达给控制器。因此，该技术特征既未被直接公开，也无法从对比文件的内容中合理推断得出。 |
| **技术特征B**：<br>在所述存储器控制器中，对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时<br>**未公开** | 无对应原文引用。 | **未公开论述**：该特征是基于特征A的后续动作，即在控制器处对从DRAM接收到的自刷新剩余时间进行计时。对比文件中的“残余时间计时器4215”确实在执行计时功能，但它计时的是“时隙的剩余时间”（图七描述：“残余时间计时器4215的使用，是用以记录还有多少可用的时间以便处理所有仍然还没有被处理的刷新要求”），这是一个由控制器设定的、用于内部调度管理的固定时间段，与目标专利中从外部DRAM接收的、可变的“自刷新循环剩余时间”在技术本质和作用上均不相同。因此，对比文件未公开此特征。 |
| **技术特征C**：<br>响应于对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时而从所述存储器控制器触发所述DRAM中的初始刷新循环<br>**未公开** | 无对应原文引用。 | **未公开论述**：该特征描述了基于特征B的计时结果来触发一个特定的“初始”刷新循环。对比文件中的刷新控制器（420）会根据其内部计时器（如残余时间计时器4215、间隔计时器4225）和计数器（刷新循环计数器4205）的状态，触发不同优先级的刷新要求（HRef, MRef, LRef）（见图八流程图）。然而，这种触发是基于控制器自身的调度算法（例如，判断剩余时间是否足够处理未完成的刷新请求），目的是在保证不丢失数据的前提下最小化对系统请求的干扰，而非基于“从DRAM接收的自刷新剩余时间”来触发一个旨在同步刷新周期的“初始”刷新循环。两者的技术问题和实现手段不同。因此，该特征未被公开。 |
| **技术特征D**：<br>对所述存储器控制器的空闲时段计时<br>**《直接公开》** | 对比文件“图六显示状态空闲监视器410的方块说明图。…当DRAM控制器440没有收到任何需要处理的系统要求时，状态空闲监视器410就会接收到来自DRAM控制器440所发出的‘System Idle’信号。之后计数器411就会计数有多少个空闲循环(idle cycle)。对每一时钟(clock time)当‘System Idle’仍存在时，计数器411就会自动加1。” | **直接公开论述**：对比文件中的“状态空闲监视器410”及其内部的“计数器411”明确用于对系统（或总线）的空闲状态进行计时。当DRAM控制器没有收到系统请求时，产生“System Idle”信号，计数器411对此信号持续的时钟周期进行计数。这与目标专利中“话务空闲定时器110”对“从最后访问在DRAM上被执行时起的空闲时段进行计时”（说明书[0022]段）的作用完全相同，都是通过监测访问活动来计量空闲时间。因此，本领域技术人员能够毫无疑义地确定对比文件公开了“对存储器控制器的空闲时段计时”这一技术特征。 |
| **技术特征E**：<br>以及响应于对所述空闲时段的计时超过阈值，而将所述存储器控制器从所述活跃操作模式转换回到所述睡眠操作模式。<br>**未公开** | 对比文件“计数器411的内含会和储存于暂存器412内储存的临界值(threshold)(系统设计者定义的值)由比较器413进行比较。” | **未公开论述**：该特征包含两个关键点：1) 空闲计时超过阈值；2) 触发存储器控制器从活跃模式转换到睡眠模式。对比文件确实公开了空闲计时与阈值比较（见引用），但其后续动作并非控制器的模式转换。根据对比文件图八流程图及描述，当系统被确认为真正空闲（即空闲计数超过阈值）时，其结果是可能触发“低顺位刷新要求(LRef)”（步骤540），以便在后台执行刷新。对比文件全篇未提及存储器控制器存在“睡眠操作模式”或“活跃操作模式”，也未描述基于空闲超时进入一种低功耗状态（睡眠模式）。其技术方案聚焦于在系统空闲时插入低优先级刷新以优化性能，而非通过模式切换来节能。因此，该特征未被公开。 |
| **技术特征F**：<br>进一步包括：其中在所述存储器控制器处接收对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分的所述指示包括从所述DRAM中的寄存器读取所述指示。<br>**未公开** | 无对应原文引用。 | **未公开论述**：该特征限定了信息传递的具体方式：从DRAM内的寄存器读取。目标专利中具体示例为读取“模式寄存器140”（说明书[0022], [0026]段）。对比文件中，刷新控制器（存储器控制器）与DRAM控制器之间的通信涉及“Done”、“Reset”等信号，以及刷新要求的传递。但没有任何地方提及或暗示存在一个位于DRAM中的、存储了“自刷新循环剩余时间”的寄存器供控制器读取。控制器内部的状态（如剩余时间、刷新计数）由其自身的计时器和计数器维护。因此，该特征未被公开。 |
| **技术特征G**：<br>进一步包括：在所述初始刷新循环的触发之后，根据刷新区间来周期性地触发所述DRAM的附加的存储器控制器触发的刷新循环。<br>**《隐含公开》** | 对比文件“所有DRAM存储器的储存组件都必须于一规定的时间内进行刷新一次，而这个时间就称为刷新周期时间(refresh period)…在此一刷新周期内约必须完成约1024个刷新循环(refresh cycle)。”以及图八流程图展示了刷新控制器持续产生刷新要求的过程。 | **隐含公开论述**：该特征描述了在完成一个特定的“初始”刷新后，按照固定的“刷新区间”周期性触发后续刷新。对比文件明确指出了DRAM需要在一个“刷新周期时间”内完成规定数量的“刷新循环”。其整个刷新系统（400）的目的就是管理并触发这些刷新循环以满足该要求。虽然对比文件将刷新周期划分为“时隙”，并采用基于优先级的调度策略，但其根本目标是确保在总的时间周期内完成所有必要的刷新。本领域技术人员可以理解，在这样一个旨在确保定期刷新的系统中，刷新控制器必然需要依据某种时间基准（无论是固定的刷新区间还是时隙）来周期性地产生刷新请求，否则无法完成总刷新任务。因此，尽管对比文件未明确使用“根据刷新区间周期性地触发”这样的表述，但其整体技术方案的必然实施方式隐含了周期性触发刷新循环这一技术手段。 |
| **技术特征H**：<br>其中，所述刷新区间等于所述自刷新区间。<br>**未公开** | 无对应原文引用。 | **未公开论述**：该特征限定了由存储器控制器管理的“刷新区间”与DRAM在自刷新模式下使用的“自刷新区间”相等。这是实现无缝模式转换和同步的关键。对比文件仅描述了一个由单一控制器主导的刷新系统，没有涉及DRAM独立进行自刷新的“自刷新模式”，因此自然不存在“自刷新区间”这个概念，更谈不上与控制器管理的“刷新区间”是否相等。该特征未被公开。 |
| **技术特征I**：<br>进一步包括：响应于对所述DRAM的温度的指示而减小所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分。<br>**未公开** | 无对应原文引用。 | **未公开论述**：该特征涉及根据温度动态调整刷新计时（剩余部分），以应对温度升高导致电荷泄漏加快的问题。对比文件全文未提及任何与温度相关的刷新控制机制。其刷新调度决策完全基于时间参数（残余时间、间隔时间）和刷新请求数量，与温度无关。因此，该特征未被公开。 |
<<<D>>><<<g>>>