**对比文件名称**：发明申请_WO2013177274A2 SEGMENTED STATOR ASSEMBLY
**目标专利名称**：具有用于3D集成电路的折叠块及复制引脚的知识产权块设计
**本次调用模型名称**：DeepSeek最新版模型
## 特征比对表格 ##
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：将具有一或多个电路组件的二维2D块折叠成具有多个层的三维3D块，其中所折叠的2D块中的所述一或多个电路组件分布在所述3D块中的所述多个层中。<br>**判断结果**：《隐含公开》 | 第[0039]段：“Each of the segments comprises a plurality of laminations 60 arranged side by side to form a lamination stack with axially opposite sides.”<br>第[0038]段：“The segmented stator assembly includes a plurality of discrete stator segments... The stator segment comprises a plurality of like laminations as shown in Figures 2-4. The laminations are stacked side-by-side to form the segment.” | 对比文件公开了通过将多个相同的叠片（laminations）并排堆叠（stacked side-by-side）来形成一个定子段（segment）。这个过程可以理解为将一个二维的平面结构（单片叠片）通过堆叠的方式“折叠”或构建成一个具有轴向厚度（即多个层）的三维结构（叠片堆）。每个叠片可以视为承载了磁性材料（可广义对应“电路组件”的物理基础）的层，这些叠片（组件）分布在叠片堆（3D块）的多个层中。虽然对比文件是电机定子领域，其“组件”是磁性叠片而非集成电路的晶体管等电路组件，且“折叠”是物理堆叠而非电子设计中的布局重新规划，但根据“隐含公开判断标准非常宽松以避免遗漏比对”的原则，本领域技术人员有可能通过推理，将“叠片堆叠形成多层结构”这一物理构建过程，与“将2D结构转换为多层3D结构”的抽象概念联系起来。因此，该特征被判断为隐含公开。 |
| **技术特征B**：确定跨越所述3D块中的所述多个层可用的共享空间。<br>**判断结果**：《未公开》 | 无相关引用。 | 目标专利中，“共享空间”是指在3D IP块折叠后，跨越多个层共有的、可用于放置复制引脚的区域（参见说明书第[0077]段）。对比文件描述的定子段由实心叠片堆叠而成，其技术方案中完全没有提及任何关于在多层结构中确定“可用共享空间”的概念或步骤。该特征是针对3D IC布局优化引脚位置而引入的特定步骤，在对比文件的定子组装技术中没有对应或可推理出的内容。 |
| **技术特征C**：将一或多个输入/输出I/O引脚位置放置在所述共享空间中。<br>**判断结果**：《未公开》 | 无相关引用。 | 该特征依赖于特征B中确定的“共享空间”。由于对比文件未公开“确定共享空间”这一前提，因此将I/O引脚位置放置于其中的步骤也无从谈起。此外，对比文件中的“柱状结构（posts）”虽然用于连接和绕线，但其位置是由叠片和注塑成型结构决定的，并非根据一个预先确定的“跨越多个层的共享空间”来放置。两者目的和上下文完全不同。 |
| **技术特征D**：跨越所述3D块中的所述多个层复制所述一或多个I/O引脚位置。<br>**判断结果**：《未公开》 | 无相关引用。 | 目标专利的“复制引脚”是指在3D块的顶层和底层等不同层上，在相同（或对应）的物理位置设置相同的I/O引脚，以便不同层的其他块都能连接（参见图6及说明）。对比文件中的定子段，其“柱状结构（posts）”仅出现在定子段的一个轴向端部（如第一轴向端102），用于连接相邻段。没有在任何描述或图示表明这些“柱状结构”在定子段的“多个层”（即叠片堆的轴向不同位置）上被“复制”。连接器是连接相邻段的，并非用于在同一结构的不同层上复制接口。 |
| **技术特征E**：及使用放置于所述3D块内部的一或多个块内硅穿孔TSV连接所复制的I/O引脚位置，其中所复制的I/O引脚位置中的一者处的第一I/O引脚耦合至同一层中的两个或更多个电路组件。<br>**判断结果**：《未公开》 | 第[0047]段：“Figures 10-13 show one exemplary embodiment of a connector 200. The connector 200 comprises a bridge portion 202 that is removably attachable to the post of a segment and the post of an adjacent segment.” | 对比文件使用外部的“连接器（connector）”来桥接（bridge）相邻定子段的“柱状结构（posts）”，从而实现段间的机械连接和电气绝缘。这与目标专利中“放置于3D块内部的一或多个块内硅穿孔（TSV）”有本质区别。TSV是穿透硅晶片的垂直电连接，是3D集成电路内部的集成部件。而对比文件的连接器是独立于定子段的外部装配件，用于连接两个独立的段（块），而非连接同一“块”内部不同层上的复制引脚。此外，对比文件未公开“第一I/O引脚耦合至同一层中的两个或更多个电路组件”这一具体连接关系。 |
| **技术特征F**：根据与所述集成电路中的一或多个其它块相关联的层位置将所述一或多个其它块连接到所复制的I/O引脚位置中的一者。<br>**判断结果**：《未公开》 | 第[0046]段：“After the segments are individually wound, the individually wound segments are assembled into a generally annular configuration to form the stator. The segments are coupled together with a connector...” | 对比文件公开了将多个单独的定子段（可视为“其它块”）通过连接器连接起来形成一个环形定子组件。这种连接是基于段在环形组件中的相邻关系，而不是基于目标专利中明确的“层位置”（即位于3D集成电路中某一特定物理层）。目标专利的连接逻辑是：位于某一层的其他块，连接到3D块在该层上的复制引脚。对比文件没有这种基于“层位置”的连接概念或技术特征。 |
| **技术特征G**：执行3D布图规划以将所述3D块及所述一或多个其它块封装成与所述集成电路相关联的全芯片设计。<br>**判断结果**：《隐含公开》 | 第[0046]段：“After the segments are individually wound, the individually wound segments are assembled into a generally annular configuration to form the stator.”<br>第[0038]段：“Using a connector... adjacent segments may be coupled together... to form the segmented stator assembly.” | 对比文件描述了将多个预先制作好的定子段（个体块）组装成一个完整的环形定子组件（最终产品）。这个过程可以类比为将多个“块”进行布局和封装，形成一个更大的、具有特定功能的整体装置。虽然领域不同（机械电机组装 vs 集成电路布图规划），但根据宽松的隐含公开标准，本领域技术人员有可能从“将多个部件组装成一个完整结构”这一普遍概念出发，推理出“执行规划以将多个块封装成完整设计”的步骤。因此，判断为隐含公开。 |
| **技术特征H**：其中确定所述一或多个I/O引脚位置包括：选择所述一或多个I/O引脚位置以跨越所述3D块中的所述多个层复制，从而最小化所述全芯片设计中的总线长及占用面积。<br>**判断结果**：《未公开》 | 无相关引用。 | 该特征限定了确定和复制I/O引脚位置的**目的**——最小化全芯片设计的总线长和占用面积。这是电子设计自动化（EDA）中典型的优化目标。对比文件涉及电机定子的制造和组装，其技术方案中完全没有提及任何关于“总线长”、“占用面积”最小化的设计目标或优化考量。柱状结构（posts）的位置是由结构强度和绕线工艺决定的，而非为了优化电气互连的线长和整体布局面积。 |
| **技术特征I**：其中所述一或多个块内TSV提供所复制的I/O引脚位置之间的垂直连接。<br>**判断结果**：《未公开》 | 无相关引用。 | 该特征进一步限定了块内TSV的作用。如特征E所述，对比文件使用外部连接器连接不同段，没有公开任何“块内”的垂直连接结构，更不用说“硅穿孔（TSV）”这种特定于半导体制造的技术。 |
| **技术特征J**：其中所述2D块及所述3D块包括知识产权IP块。<br>**判断结果**：《未公开》 | 无相关引用。 | 目标专利明确其处理对象是“知识产权（IP）块”，即可重复使用的集成电路设计模块。对比文件中的“定子段（stator segment）”是电机的物理部件，并非集成电路领域的“IP块”。两者属于完全不同的技术领域和产品范畴。 |
| **技术特征K**：其中将所述2D块折叠成所述3D块进一步包括：将所述2D块分割成所述多个层。<br>**判断结果**：《隐含公开》 | 第[0039]段：“Each of the segments comprises a plurality of laminations 60 arranged side by side to form a lamination stack...” | 对比文件中形成定子段的过程，是将多个叠片（laminations）堆叠起来。每个叠片可以视为一个“层”。从一个抽象的2D平面（叠片）出发，通过获取多个这样的平面（叠片）并将它们组合，可以理解为将一个2D设计“分割”成了多个层。尽管领域和具体操作不同，但根据宽松的隐含公开标准，这种“由多个相同或类似的平面单元构成多层结构”的物理实现，有可能被推理为包含了“分割成多个层”的概念。因此，判断为隐含公开。 |
| **技术特征L**：及重新实施与所述2D块中的所述一或多个电路组件相关联的布置及路由，以将所折叠的2D块中的所述一或多个电路组件分布在所述3D块中的所述多个层中并且将分布在所述3D块中的所述多个层中的所述一或多个电路组件互连。<br>**判断结果**：《未公开》 | 无相关引用。 | 该特征是目标专利方法的核心步骤之一，涉及在电子设计层面对电路组件的布局（placement）和布线（routing）进行重新规划和实施，以实现组件在3D空间中的优化分布和互连。对比文件的定子段制造是纯粹的机械加工和组装过程：叠片是冲压成型的相同零件，堆叠时通过凸榫和凹槽（tabs and detents）进行机械互锁（第[0039]段），不存在任何对“电路组件”进行“重新实施布置及路由”的电子设计活动。叠片堆叠后的互连是通过外部连接器和绕线实现的，并非在“块内”重新规划内部互连。 |
| **技术特征M**：根据所重新实施的布置及所重新实施的路由确定跨越所述3D块中的所述多个层可用的共享空间。<br>**判断结果**：《未公开》 | 无相关引用。 | 该特征依赖于特征L（重新实施布置及路由）。由于特征L未被对比文件公开，因此基于重新实施结果来确定“共享空间”的步骤M也必然未被公开。 |
| **技术特征N**：及根据跨越所述3D块中的所述多个层可用的所述共享空间放置所复制的I/O引脚位置。<br>**判断结果**：《未公开》 | 无相关引用。 | 该特征综合了特征B（确定共享空间）、特征C（在共享空间放置引脚）和特征D（复制引脚）。如前所述，对比文件均未公开这些特征，因此特征N也未被公开。 |
<<<a>>><<<g>>><<<k>>>