## 对比文件与目标专利技术特征比对分析
**对比文件名称：** 2017-07-06_US2017192784A_发明申请_US20170192784A1 Systems, Apparatuses, and Methods for Lane-Based Strided Gather
**目标专利名称：** 482用于针对可变位宽度数据格式的打包和解包网络以及方法CN111788553B
**本次调用模型名称：** 基于深度学习的专利比对分析模型
---
## 特征比对表格
| 技术特征 | 公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A** | **《直接公开》** | [0022] "The register 101 has four lanes 103-109. Each lane is of the same size. Combinations lanes may be used to store different sizes." | 对比文件明确公开了SIMD寄存器架构，寄存器101具有多个lane（103-109），每个lane具有相同大小，且不同lane组合可用于存储不同大小的数据，与目标专利中"第一多个位位置"的技术特征相符 |
| **B** | **《隐含公开》** | [0022] "for a 512-bit register, with each lane being 128-bits wide, the register may be organized as 1 512-bit data width, 2 256-bit data widths, or 4 128-bit data widths" | 对比文件描述了lane的位宽结构，但没有明确使用"位槽"这一术语，但从lane可以被划分为多个数据宽度的描述来看，隐含公开了位槽的概念 |
| **C** | **《直接公开》** | [0022] "Depending upon the embodiment different data widths (e.g., 32-bit, 64-bit, 128-bit, 256-bit, 512-bit, etc.) and data element sizes (e.g., 8-bit, 16-bit, 32-bit, 64-bit, 128-bit, etc.) are used in the register" | 对比文件明确公开了不同数据宽度的使用，包括32-bit、64-bit、128-bit、256-bit、512-bit等，与目标专利中"若干不同数据位宽度"的技术特征完全对应 |
| **D** | **《隐含公开》** | [0057] "Execution circuitry 209 executes the decoded gatherstride instruction to gather data elements (e.g., of a structure) of at least two data types from memory using an index and contiguously store data elements by type in lanes of the destination register" | 对比文件描述了执行电路执行gatherstride指令将数据从存储器收集并按类型连续存储到目标寄存器lane中，隐含公开了数据打包功能，但未明确提及"固定的位打包网络"这一概念 |
| **E** | **《隐含公开》** | [0057] "data elements of a particular type are consecutively stored in one or more lanes of the destination apportioned for a particular data type" | 对比文件描述了数据按类型连续存储到分配给特定数据类型的lane中，但没有明确描述"相同特定位槽位置中的所有位"的具体路由机制 |
| **F** | **《未公开》** | 无相关描述 | 对比文件没有描述"固定的点对点连接"这一技术特征，其gatherstride是通过指令执行电路实现的，而非固定的点对点物理连接 |
| **G** | **《直接公开》** | [0022] "for a 512-bit register, with each lane being 128-bits wide, the register may be organized as 1 512-bit data width, 2 256-bit data widths, or 4 128-bit data widths" | 对比文件明确公开了同一寄存器可容纳不同数据宽度（1个512位、2个256位或4个128位），与目标专利中"容纳输入到第一多个位位置的若干不同数据位宽度中的每一个"技术特征相符 |
| **H** | **《直接公开》** | [0057] "gather data elements (e.g., of a structure) of at least two data types from memory using an index and contiguously store data elements by type in lanes of the destination register" | 对比文件明确公开了从存储器收集数据元素并按类型连续存储到目标寄存器lane的功能，与目标专利"将数据从第一多个位位置打包到第二多个位位置"技术特征对应 |
| **I** | **《未公开》** | 无相关描述 | 对比文件描述的是gather操作（从分散存储收集到连续存储），未公开"第二多个位位置中使用的位位置比第一多个位位置少"这一技术特征 |
| **J** | **《直接公开》** | [0056] "Registers (register file) 205 and memory 207 store data as operands of the gatherstride instruction to be operated on by execution circuitry 209" | 对比文件明确公开了存储器207存储gatherstride指令的操作数，且执行电路209对存储器中的数据进行处理，与目标专利"包含在存储器设备内的第二多个位位置"技术特征相符 |
| **K** | **《隐含公开》** | [0057] "contiguously store data elements by type in lanes of the destination register" | 对比文件描述数据连续存储到目标寄存器的lane中，隐含公开了多个存储单元的概念 |
| **L** | **《隐含公开》** | [0001]及全文描述 | 对比文件涉及SIMD数据的组织和存储，其512位寄存器等架构隐含涉及数据字长的概念 |
| **M** | **《未公开》** | 无相关描述 | 对比文件描述的是指令执行电路的gather操作，未明确区分"计算数据路径网络"或"存储器数据路径"的概念 |
| **N** | **《直接公开》** | [0004] "FIG. 1 illustrates an embodiment of a packed data (SIMD) register and lanes within that register" | 对比文件明确公开了SIMD单元，且[0022]描述了SIMD寄存器中lane的概念，与目标专利"具有若干通道的单指令多数据SIMD单元"技术特征完全对应 |
| **O** | **《直接公开》** | [0022] "for a 512-bit register, with each lane being 128-bits wide, the register may be organized as 1 512-bit data width, 2 256-bit data widths, or 4 128-bit data widths" | 对比文件明确公开了数据束大小与SIMD通道数目的倍数关系（4个128位lane对应4个通道），与目标专利"每一个位束具有的大小是SIMD单元的通道的数目的倍数"技术特征相符 |
| **P** | **《未公开》** | 无相关描述 | 对比文件主要描述gather操作（从分散到连续），未描述解包操作或通过反向操作从第二多个位位置解包到第一多个位位置 |
---
## 技术特征公开性总结
| 特征 | 公开类型 | 核心判定依据 |
| A | 直接公开 | SIMD寄存器lane结构完全对应 |
| B | 隐含公开 | lane位宽结构隐含位槽概念 |
| C | 直接公开 | 不同数据宽度明确公开 |
| D | 隐含公开 | gather操作隐含打包功能 |
| E | 隐含公开 | 数据按类型存储隐含路由概念 |
| F | **未公开** | 缺少固定点对点连接描述 |
| G | 直接公开 | 不同数据宽度容纳能力 |
| H | 直接公开 | 数据收集和存储功能 |
| I | **未公开** | 缺少位位置数量对比描述 |
| J | 直接公开 | 存储器存储数据操作数 |
| K | 隐含公开 | 隐含多个存储单元概念 |
| L | 隐含公开 | 隐含数据字长概念 |
| M | **未公开** | 未区分路径类型 |
| N | 直接公开 | SIMD单元明确公开 |
| O | 直接公开 | 位束大小倍数关系 |
| P | **未公开** | 未描述解包操作 |
---
<<<A>>>
<<<C>>>
<<<G>>>
<<<H>>>
<<<J>>>
<<<N>>>
<<<O>>>