对比文件名称：2006-05-11_发明专利_JP2006120722A Semiconductor device and manufacturing method therefor
目标专利名称：缩放布局设计中将虚栅极接地 CN105981157B
本次调用模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：半导体器件有源区中的虚栅极<br>**《未公开》** | [2] "半導体基板１１上にゲート酸化膜を介して図示しないゲート電極を形成し"（在半导体基板11上经由栅极氧化膜形成未图示的栅电极） | **直接公开判断**：对比文件公开了“栅电极”，但并未区分其为有源栅极还是“虚栅极”。根据目标专利说明书第[0046]段，“虚栅极”是用于控制器件（如ESD或高速器件）的额外栅极，其作用是为了防止浮动偏置电压激活器件而被接地。对比文件中的“ゲート電極”是有源晶体管的组成部分，其作用是在常规晶体管操作中作为控制电极，与目标专利中专门为接地而设置的“虚栅极”在功能和作用上存在本质不同。本领域技术人员无法从对比文件毫无疑义地得出其公开了“虚栅极”。<br>**隐含公开判断**：对比文件全文未提及“虚栅极”、“dummy gate”或任何类似功能的、专门用于接地的非功能性栅极结构。本领域技术人员无法通过推理从对比文件内容中得到“虚栅极”的技术方案。因此，技术特征A未被公开。 |
| **技术特征B**：毗邻于所述虚栅极的第一有源触点<br>**《未公开》** | [2] "層間絶縁膜１２には拡散層に達するコンタクトプラグ（第１のコンタクトプラグ）１３が形成されている"（在层间绝缘膜12中形成有到达扩散层的接触插塞（第一接触插塞）13） | **直接公开判断**：对比文件公开了到达扩散层的“接触插塞13”，其可对应于“有源触点”。然而，该接触插塞13在附图中（如图1）可能位于栅电极附近，但对比文件的文字描述并未明确说明其“毗邻于”栅电极。更重要的是，如特征A所述，对比文件的栅电极并非“虚栅极”。因此，技术特征B中“毗邻于所述虚栅极”这一限定未被公开。<br>**隐含公开判断**：即使认为接触插塞13可能位于栅电极旁，但由于对比文件未公开“虚栅极”，因此无法推理出存在“毗邻于所述虚栅极的第一有源触点”。技术特征B未被隐含公开。 |
| **技术特征C**：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口<br>**《隐含公开》** | [2] "配線１５ａ，１５ｂ及びサイドウォール絶縁膜１６を覆って層間絶縁膜１４上に、層間絶縁膜１７を成膜する"（在覆盖配线15a、15b及侧壁绝缘膜16的层间绝缘膜14上，形成层间绝缘膜17）<br>[2] "層間絶縁膜１４，１７にコンタクトプラグ１３に達するコンタクトホール１９を開孔する"（在层间绝缘膜14、17中开孔形成到达接触插塞13的接触孔19） | **直接公开判断**：对比文件公开了覆盖在配线（其下方有栅极和接触插塞）上的层间绝缘膜17（电介质层），以及在该层间绝缘膜14、17中形成的接触孔19（开口）。然而，该开口是到达下方的“接触插塞13”，而根据特征B的论述，此接触插塞与“虚栅极”的对应关系不成立。因此，特征C的整体技术方案未被直接公开。<br>**隐含公开判断**：对比文件部分公开了“电介质层”（层间绝缘膜17）和“开口”（接触孔19）。从对比文件的图1和描述可知，层间绝缘膜17覆盖在包含栅极和扩散层接触插塞（相当于有源触点）的区域上方，并且接触孔19形成于该电介质层中。虽然对比文件中的开口是通向接触插塞13，而非直接通向“第一有源触点”表面，但在半导体制造中，接触插塞本身即为有源触点的常见实现形式。因此，本领域技术人员有可能从对比文件中推理出“在覆盖栅极和有源触点的电介质层上形成开口”这一技术方案。但需注意，此处的“栅极”并非“虚栅极”。基于宽松的隐含公开判断标准，认为技术特征C被隐含公开。 |
| **技术特征D**：沉积于所述开口的侧壁上的第一隔离层<br>**《隐含公开》** | [2] "コンタクトホール１９の側壁には、薄いサイドウォール絶縁膜２１が成膜されている"（在接触孔19的侧壁上，形成有薄的侧壁绝缘膜21） | **直接公开判断**：对比文件明确公开了在接触孔19的侧壁上形成侧壁绝缘膜21。然而，该侧壁绝缘膜21的作用是覆盖可能存在的空隙18内的导电膜，以防止相邻接触插塞29a、29b之间短路（参见[2]第4、5段）。这与目标专利中第一隔离层“将所述第一堆叠式触点与所述虚栅极电隔离”的作用不完全相同。尽管如此，从结构上看，对比文件公开了“沉积于开口侧壁上的绝缘层”。<br>**隐含公开判断**：对比文件直接描述了在开口（接触孔19）侧壁上沉积绝缘膜（侧壁绝缘膜21）的步骤和结构。虽然作用描述存在差异，但结构本身是公开的。本领域技术人员可以毫无困难地从对比文件得出“在开口侧壁上沉积隔离层”的技术方案。因此，技术特征D被隐含公开。 |
| **技术特征E**：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点<br>**《隐含公开》** | [2] "第１の導電膜２０は本発明の第１のプラグ部分を、第２の導電膜２２は本発明の第２のプラグ部分をそれぞれ構成し、第１の導電膜２０及び第２の導電膜２２は、コンタクトプラグ（第２のコンタクトプラグ）２９を構成する。"（第一导电膜20构成本发明的第一插塞部分，第二导电膜22构成本发明的第二插塞部分，第一导电膜20及第二导电膜22构成接触插塞（第二接触插塞）29。）<br>[2] "コンタクトプラグ１３に達するコンタクトホール１９"（到达接触插塞13的接触孔19） | **直接公开判断**：对比文件公开了在接触孔19内依次沉积第一导电膜20和第二导电膜22，两者共同构成接触插塞29。这可以被视为一种“堆叠式”结构。并且，该接触插塞29通过接触孔19到达并电耦合至下方的接触插塞13。接触插塞13连接至扩散层，相当于“有源触点”。然而，目标专利的“第一堆叠式触点”是直接电耦合至“第一有源触点”，而对比文件中插塞29是通过插塞13间接耦合至扩散层。此外，如前述，此处的“有源触点”并非毗邻于“虚栅极”。<br>**隐含公开判断**：对比文件公开了在开口中形成由两部分导电材料构成的接触插塞（堆叠式触点），并且该插塞电连接至下方的扩散层接触插塞（有源触点）。这构成了技术特征E的部分内容。虽然耦合路径和与之相关的其他特征（虚栅极）不同，但“形成于开口中的堆叠式触点电耦合至有源触点”这一技术手段本身在对比文件中有所体现。因此，根据宽松的隐含公开标准，技术特征E被隐含公开。 |
| **技术特征F**：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离<br>**《未公开》** | [2] "各配線１５ａ，１５ｂは、導電層２７と導電層２７上に成膜された絶縁層２８から成る。"（各配线15a、15b由导电层27和在导电层27上形成的绝缘层28构成。） | **直接公开判断**：对比文件没有公开在接触插塞29（相当于第一堆叠式触点）的表面上沉积“盖层”。对比文件中的绝缘层28是形成在配线15a、15b的导电层27之上的，属于配线结构的一部分，而非覆盖在接触插塞顶部的独立盖层。目标专利中盖层（如图16、17中的内衬1600）的作用是与隔离层配合，用于后续定义通孔的位置并提供隔离。二者结构位置和作用均不同。此外，对比文件中的侧壁绝缘膜21的作用是防止相邻接触插塞短路，而非专门用于“将第一堆叠式触点与虚栅极电隔离”，因为对比文件不存在“虚栅极”。<br>**隐含公开判断**：对比文件未描述在接触插塞顶部形成盖层。绝缘层28位于不同层次（配线层），且其作用是为配线提供绝缘覆盖，而非作为接触插塞的盖层以实现特定的通孔自对齐和隔离功能。本领域技术人员无法从对比文件内容推理出技术特征F的技术方案。因此，技术特征F未被隐含公开。 |
| **技术特征G**：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。<br>**《未公开》** | 无对应内容。 | **直接公开判断**：对比文件完全没有公开“通孔落在虚栅极上”以及“通过盖层的一部分直接落在第一堆叠式触点表面上”的结构。对比文件中的接触插塞29是连接至下层接触插塞13/扩散层，并向上连接至电容31等元件（参见图1），不存在一个同时落在栅极和堆叠式触点上的通孔结构。更未提及将任何触点电耦合至栅极以使栅极“接地”的目的或功能。<br>**隐含公开判断**：目标专利特征G是整个发明核心方案的具体体现，即通过一个特定的通孔结构，同时连接堆叠式触点和虚栅极，实现接地。对比文件的技术方案关注于防止接触插塞间短路和保证接触面积，其发明目的、技术问题与目标专利完全不同。其中没有任何内容暗示或允许推理出存在一个连接栅极和堆叠式触点的通孔以实现接地。因此，技术特征G未被隐含公开。 |
| **技术特征H**：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。<br>**《未公开》** | 无对应内容。 | **直接公开判断**：对比文件完全没有提及“栅极触点”（如目标专利中的MP触点）这一结构，更没有描述其直接耦合在栅极和通孔之间，且具有侧壁隔离层并与有源触点、堆叠式触点自对齐。<br>**隐含公开判断**：栅极触点是目标专利中实现虚栅极与上层互连的关键中间结构。对比文件中的栅电极可能通过未图示的接触插塞连接至上层的配线，但这属于常规的栅极接触，并非目标专利中所述的具有特定自对齐关系的“栅极触点”结构。本领域技术人员无法从对比文件中推理出该技术特征。因此，技术特征H未被隐含公开。 |
| **技术特征I**：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点<br>**《未公开》** | [2] "相互に平行に延在する配線１５ａ，１５ｂ"（相互平行延伸的配线15a，15b）<br>（注：配线下方可能对应有多个接触插塞和栅极） | **直接公开判断**：对比文件图1显示了多个接触插塞13、29，可能对应不同的扩散层区域。然而，如特征A所述，对比文件未公开“虚栅极”。因此，“毗邻于所述虚栅极的第二有源触点”这一限定关系无法成立。<br>**隐含公开判断**：即使认为对比文件存在多个有源触点（接触插塞），但由于缺少“虚栅极”这一参照物，无法推理出存在“毗邻于所述虚栅极的第二有源触点”这一特定布局关系。因此，技术特征I未被隐含公开。 |
| **技术特征J**：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。<br>**《未公开》** | [2] "コンタクトプラグ２９ａ，２９ｂ"（接触插塞29a，29b）<br>[2] "サイドウォール絶縁膜２１によって、ボイド１８内に充填された第１の導電膜２０による、隣接するコンタクトプラグ２９ａ，２９ｂ間の短絡を防止することが出来る。"（通过侧壁绝缘膜21，可以防止由填充在空隙18内的第一导电膜20导致的相邻接触插塞29a、29b之间的短路。） | **直接公开判断**：对比文件公开了相邻的接触插塞29a、29b（可视为相邻的堆叠式触点），并通过侧壁绝缘膜21实现电隔离。然而，这种隔离是为了防止因空隙导电导致的短路，而非通过与“第一通孔”自对齐来实现隔离。对比文件不存在“第一通孔”。<br>**隐含公开判断**：对比文件公开了“相邻的堆叠式触点”（接触插塞29a、29b）以及它们之间的电隔离机制。但技术特征J的关键在于“和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离”。由于对比文件未公开“第一通孔”，因此无法推理出这种以通孔为参照的自对齐隔离关系。因此，技术特征J未被隐含公开。 |
| **技术特征K**：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。<br>**《未公开》** | 无对应内容。 | **直接公开判断**：对比文件未公开“第一通孔”和“栅极触点”，因此更无从谈起它们之间的自对齐关系，以及隔离层与有源触点交叠以隔离堆叠式触点与通孔的具体安排。<br>**隐含公开判断**：该特征描述了目标专利中非常具体的结构布局和隔离细节，这些细节完全依赖于目标专利所特有的通孔、栅极触点、堆叠式触点三者的空间关系。对比文件中没有任何内容涉及这些元件的交互关系。本领域技术人员无法进行相关推理。因此，技术特征K未被隐含公开。 |
| **技术特征L**：其特征在于，进一步包括：有源栅极<br>**《直接公开》** | [2] "半導体基板１１上にゲート酸化膜を介して図示しないゲート電極を形成し"（在半导体基板11上经由栅极氧化膜形成未图示的栅电极） | **直接公开判断**：对比文件明确公开了在半导体基板上形成“栅电极”（ゲート電極）。在半导体领域，形成于有源区之上、用于控制晶体管沟道的栅电极即通常意义上的“有源栅极”。本领域技术人员能够毫无疑义地从对比文件中得出其公开了“有源栅极”。因此，技术特征L被直接公开。 |
| **技术特征M**：毗邻于所述有源栅极的第二有源触点<br>**《隐含公开》** | [2] "層間絶縁膜１２には拡散層に達するコンタクトプラグ（第１のコンタクトプラグ）１３が形成されている"（在层间绝缘膜12中形成有到达扩散层的接触插塞（第一接触插塞）13） | **直接公开判断**：对比文件公开了连接至扩散层的接触插塞13，其可对应于“有源触点”。从图1的典型结构可知，此类有源触点（源/漏接触）通常位于栅电极（有源栅极）的侧面。虽然文字未明确描述“毗邻”关系，但这是本领域公知的MOSFET基本结构。<br>**隐含公开判断**：在半导体器件中，有源栅极（晶体管栅极）的侧面必然存在用于连接源极和漏极的有源触点（接触插塞）。对比文件图1显示了栅电极和接触插塞13共存的结构。本领域技术人员根据公知常识，能够合理推断出存在“毗邻于所述有源栅极的第二有源触点”。因此，技术特征M被隐含公开。 |
| **技术特征N**：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层<br>**《未公开》** | [2] "第１の導電膜２０及び第２の導電膜２２は、コンタクトプラグ（第２のコンタクトプラグ）２９を構成する。"（第一导电膜20及第二导电膜22构成接触插塞（第二接触插塞）29。）<br>[2] "コンタクトホール１９の側壁には、薄いサイドウォール絶縁膜２１が成膜されている"（在接触孔19的侧壁上，形成有薄的侧壁绝缘膜21） | **直接公开判断**：对比文件公开了堆叠式接触插塞29（第二堆叠式触点）及其侧壁的绝缘膜21（第二隔离层）。然而，该侧壁绝缘膜21的主要作用如[2]所述，是“防止由填充在空隙18内的第一导电膜20导致的相邻接触插塞29a、29b之间的短路”。虽然它在物理上也位于接触插塞和有源栅极（假设栅极在附近）之间，但对比文件的文字描述并未明确指出其作用是“将第二堆叠式触点与有源栅极电隔离”。作用上存在差异。<br>**隐含公开判断**：对比文件公开了“堆叠式触点”（插塞29）和其“侧壁隔离层”（膜21）。在结构上，该隔离层确实位于触点与周围材料（可能包括附近的栅极）之间，客观上起到隔离作用。本领域技术人员有可能从该结构推理出“侧壁上包括隔离层”的堆叠式触点。但对比文件未强调该隔离层专门用于与“有源栅极”隔离。基于部分公开和宽松标准，技术特征N被隐含公开。 |
| **技术特征O**：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。<br>**《未公开》** | [2] "一部の配線は、図示しないコンタクトプラグを介してゲート電極に接続されている。"（一部分配线经由未图示的接触插塞连接到栅电极。） | **直接公开判断**：对比文件提及配线可通过未图示的接触插塞连接到栅电极。这可以理解为存在电耦合至有源栅极的互连结构。但对比文件完全没有描述该连接结构是“通孔”，更没有描述该通孔“和所述第二堆叠式触点自对齐”。<br>**隐含公开判断**：对比文件仅泛泛提到栅极可以连接到上层配线，但未给出具体实现该连接的结构细节，特别是没有揭示如目标专利图22A中所示的、与相邻堆叠式触点（第二堆叠式触点）具有自对齐关系的“第二通孔”。本领域技术人员无法从对比文件中推理出该特定结构关系。因此，技术特征O未被隐含公开。 |
| **技术特征P**：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。<br>**《未公开》** | 无对应内容。 | **直接公开判断**：对比文件全文仅描述半导体器件本身及其制造方法，未提及该器件被集成到任何具体的终端产品或设备中。<br>**隐含公开判断**：对比文件没有提供任何关于器件最终应用领域或集成产品的信息。本领域技术人员无法通过对比文件内容推理出该器件必然被用于特征P所列的特定设备中。该特征属于应用领域的限定，未被公开。 |
## 结论
根据上述特征比对分析，对比文件JP2006120722A直接公开了技术特征L，隐含公开了技术特征C、D、E、M、N。其余技术特征A、B、F、G、H、I、J、K、O、P均未被直接公开或隐含公开。
<<<L>>><<<c>>><<<d>>><<<e>>><<<m>>><<<n>>>