对比文件名称：2013-05-16_发明申请_US20130119474A1 TRENCH SILICIDE AND GATE OPEN WITH LOCAL INTERCONNECT WITH REPLACEMENT GATE PROCESS
目标专利名称：缩放布局设计中将虚栅极接地CN105981157B
本次调用模型名称：评估对比文件是否公开目标专利权利要求的各技术特征
根据对目标专利说明书和权利要求的理解，以及对比文件内容的详细分析，现创建特征比对表格如下：
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：包括：半导体器件有源区中的虚栅极《未直接公开，亦未隐含公开》** | 对比文件描述了在半导体衬底上的栅极（gates 104），包括在有源区（well region 108）上和隔离区（trench isolations 110）上的栅极。例如，图2示出了gates 104。（参见[0051]-[0055]段） | **论述**：目标专利的“虚栅极”是一种特定的、用于控制器件（如ESD或高速器件）的额外栅极，其本身并非有源器件的功能栅极，且需要被接地以防止浮动偏置电压激活器件（参见目标专利[0046]段）。对比文件中描述的栅极（gates 104）是晶体管（如平面FET或FinFET）的组成部分，是功能栅极（functional gates）。虽然对比文件也提到了可以被隔离的栅极（gate 104'， 如[0077]段所述），但其并未明确其为用于控制目的的“虚栅极”（dummy gate），也未描述其需要被接地的目的。本领域技术人员从对比文件公开的功能栅极，无法毫无疑义地得出或合理推断出目标专利中特定定义的“虚栅极”。因此，技术特征A未被对比文件直接公开或隐含公开。 |
| **技术特征B：毗邻于所述虚栅极的第一有源触点《未直接公开，亦未隐含公开》** | 对比文件描述了源极/漏极（source/drains 112）和与它们接触的沟槽触点（trench contacts 132）。沟槽触点132通过绝缘层114和126中的沟槽128形成并连接到源极/漏极112。（参见[0066]-[0072]段， 图9-11） | **论述**：目标专利的“第一有源触点”毗邻于“虚栅极”，是其接地方案中的关键邻居（例如，图4-21中的第一有源触点220毗邻于虚栅极210）。对比文件公开了源极/漏极（有源区）以及连接到它们的触点。然而，由于技术特征A（虚栅极）未被公开，因此也就不存在“毗邻于所述虚栅极”这一位置关系。即使将对比文件中的任一栅极（如gate 104'）视为虚栅极，其相邻的源极/漏极和触点也是晶体管结构中的常规组成部分，并非针对“将虚栅极接地”这一特定目的而设置的“第一有源触点”。因此，技术特征B未被对比文件直接公开或隐含公开。 |
| **技术特征C：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口《未直接公开，亦未隐含公开》** | 对比文件描述了在栅极和源极/漏极上方形成绝缘层，例如绝缘层126（参见[0065]段， 图8），并在该绝缘层中形成沟槽（trenches 128）以到达源极/漏极（参见[0066]段， 图9）。 | **论述**：目标专利的电介质层（例如图10中的1002层）覆盖在虚栅极和第一有源触点之上，其上的开口（例如图11中的1100）用于形成堆叠式触点。对比文件公开了在栅极和源极/漏极上方形成绝缘层（126）并在其中形成开口（128）。然而，同样由于技术特征A和B未被公开，该绝缘层和开口并非形成于“虚栅极和第一有源触点”之上。对比文件的开口是用于形成连接到源极/漏极的沟槽触点（trench contacts 132），其目的与目标专利中用于形成堆叠式触点以实现虚栅极接地的开口不同。因此，技术特征C未被对比文件直接公开或隐含公开。 |
| **技术特征D：沉积于所述开口的侧壁上的第一隔离层《直接公开》** | 对比文件描述了在形成沟槽128时，由于存在芯轴侧墙（mandrel spacers 124）及其倾斜轮廓，沟槽128的侧壁由这些侧墙的部分构成（参见[0067]-[0068]段）。芯轴侧墙124由绝缘材料（如氮化硅）构成，围绕芯轴（mandrels 120）形成（参见[0062]-[0064]段， 图7）。 | **论述**：目标专利的“第一隔离层”是沉积在开口侧壁上的绝缘层（如内衬1200），用于将后续形成的堆叠式触点与虚栅极隔离。对比文件明确公开了在形成通往源极/漏极的开口（沟槽128）时，其侧壁由绝缘材料构成的芯轴侧墙（mandrel spacers 124）定义。这些侧墙124的作用是作为隔离物，防止沟槽触点132与栅极104短路（参见[0068]， [0071]段），这与目标专利中第一隔离层（内衬1200）将第一堆叠式触点与虚栅极电隔离的作用是相同的。因此，本领域技术人员能够毫无疑义地从对比文件得出在开口侧壁上存在绝缘隔离层的技术方案。技术特征D被直接公开。 <<<D>>> |
| **技术特征E：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点《直接公开》** | 对比文件描述了用导电材料130填充沟槽128以形成沟槽触点132，这些沟槽触点电耦合至源极/漏极112。（参见[0069]-[0072]段， 图10-11） | **论述**：目标专利的“第一堆叠式触点”（如1310）形成于开口中并电耦合至第一有源触点。对比文件明确公开了在开口（沟槽128）中填充导电材料形成触点（沟槽触点132），并且这些触点电连接到源极/漏极（有源触点）。尽管名称不同（“堆叠式触点” vs “沟槽触点”），但二者在“形成于开口中”并“电耦合至有源触点”这一结构特征和功能上完全相同。因此，技术特征E被对比文件直接公开。 <<<E>>> |
| **技术特征F：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离《未直接公开，亦未隐含公开》** | 对比文件描述了在平面化（形成沟槽触点132）后，沉积绝缘层134覆盖在平面化表面上（参见[0073]段， 图12）。该绝缘层134由与芯轴120和芯轴侧墙124相同的绝缘材料（如氮化硅）构成。 | **论述**：目标专利的“盖层”（如内衬1600）是沉积在第一堆叠式触点1310的顶面上（与连接有源触点的一端相对），其作用是与侧壁的隔离层协同，将堆叠式触点与虚栅极或后续的通孔部分隔离（参见图16-17， [0066]段）。对比文件公开了在沟槽触点132上沉积绝缘层134。该层134覆盖了整个平面化表面，包括沟槽触点的表面。然而，对比文件并未描述该层134是专门沉积在触点“表面上与所述第一有源触点相对”的“盖层”，也未描述其与侧壁隔离层协同实现“将所述第一堆叠式触点与所述虚栅极电隔离”的特定作用。在对比文件中，绝缘层134主要是作为后续形成局部互连时的蚀刻停止层或隔离层（参见[0076]段），其作用和目标专利中特定结构的盖层并不相同。因此，技术特征F未被直接公开。同时，对比文件也未提供足够信息让本领域技术人员合理推断出该特定盖层结构，故亦未隐含公开。 |
| **技术特征G：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。《未直接公开，亦未隐含公开》** | 对比文件描述了形成局部互连（local interconnects）来连接触点。例如，局部互连144C通过栅极开口沟槽（gate open trench 142）连接到栅极104'（参见[0078]-[0080]段， 图16-17）。在另一个实施例中，局部互连212B通过沟槽208连接到栅极开口沟槽触点204（gate open trench contact 204），从而连接到栅极104'（参见[0095]-[0100]段， 图26-29）。 | **论述**：这是目标专利的核心发明点，即通过一个通孔（第一通孔2000）同时落在虚栅极（或其上的栅极触点）和第一堆叠式触点上，从而将两者电连接，实现虚栅极接地。对比文件公开了通过局部互连（144C或212B）连接到栅极（104'）。然而，该局部互连并未“通过盖层的一部分直接落在第一堆叠式触点的表面上”。更重要的是，对比文件的局部互连连接到栅极的目的是一般的电路互连（routing），而非专门用于“将堆叠式触点和有源触点电耦合至栅极以使所述栅极接地”。目标专利的接地是特定目的，其通孔连接了两个原本隔离的部件（堆叠式触点和虚栅极）以实现电学上的短路（接地）。对比文件没有公开或暗示这种为了实现接地目的而进行的特定连接。因此，技术特征G未被直接公开或隐含公开。 |
| **技术特征H：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。《未直接公开，亦未隐含公开》** | 对比文件描述了栅极开口沟槽触点（gate open trench contact 204），它直接形成在栅极104'上方并与之连接（参见[0091]段， 图23）。形成该触点的沟槽142是通过蚀刻芯轴120和芯轴侧墙124形成的（参见[0086]段， 图20）。 | **论述**：目标专利的“栅极触点”（如810）是位于虚栅极和第一通孔之间的独立结构，其侧壁有第二隔离层（如内衬600），并且与有源触点和堆叠式触点自对齐。对比文件公开了直接连接到栅极的“栅极开口沟槽触点”204。但是，首先，对比文件没有公开该触点侧壁具有一个专门的“第二隔离层”；其形成过程蚀刻掉了上方的芯轴和侧墙，并未保留一个环绕触点的隔离侧壁层。其次，目标专利的栅极触点被“自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐”，这是一个复杂的多结构自对齐关系。对比文件中，沟槽触点132和栅极开口沟槽触点204的形成是相对独立的工艺步骤（参见图19-22），没有公开它们之间以及与有源触点之间存在目标专利所描述的精确自对齐关系。因此，技术特征H未被直接公开或隐含公开。 |
| **技术特征I：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点《隐含公开》** | 对比文件描述了具有多个源极/漏极（source/drains 112）的晶体管结构（参见[0053]段， 图2）。图中显示多个栅极104旁边都有源极/漏极。 | **论述**：目标专利的“第二有源触点”是另一个毗邻于虚栅极的有源区触点。对比文件公开的晶体管器件必然包含多个源极/漏极（有源区），它们位于栅极的旁边。虽然“虚栅极”未被公开，但如果将其中一个栅极（如gate 104‘）视为类似结构，那么其相邻位置存在其他源极/漏极是晶体管结构的必然组成部分。本领域技术人员从对比文件公开的具有多个栅极和源极/漏极的器件中，可以合理推断出存在“毗邻于所述（某个）栅极的第二有源触点”这一技术特征。因此，技术特征I被对比文件隐含公开。 <<<i>>> |
| **技术特征J：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。《未直接公开，亦未隐含公开》** | 对比文件描述了多个沟槽触点132，每个电耦合至相应的源极/漏极112（参见[0072]段）。局部互连（如144A， 212A）形成在这些沟槽触点132上（参见[0080]， [0098]段）。 | **论述**：目标专利的“相邻的堆叠式触点”与第二有源触点对齐，并且与第一通孔自对齐以实现电隔离。对比文件公开了多个沟槽触点（类似堆叠式触点）连接到各自的源极/漏极，并且有局部互连形成在其上。然而，对比文件没有公开这些沟槽触点与连接到栅极的局部互连（相当于第一通孔）之间存在“自对齐”关系，也没有描述这种自对齐是为了实现“将相邻的堆叠式触点与第一通孔电隔离”的特定目的。在对比文件的图17或图29中，局部互连与沟槽触点的对齐是通过光刻图案化实现的，并非自对齐工艺。因此，技术特征J未被直接公开或隐含公开。 |
| **技术特征K：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。《未直接公开，亦未隐含公开》** | 对比文件描述了芯轴侧墙124的轮廓决定了沟槽128（及触点132）的轮廓，并且侧墙124延伸超出栅极104和栅极侧墙106的边缘（参见[0064]， [0068]， [0071]段）。 | **论述**：这是一个非常具体的自对齐和隔离结构描述，涉及第一通孔、栅极触点、第一隔离层和第一有源触点之间的几何位置关系。对比文件公开了芯轴侧墙（相当于第一隔离层）的宽度和倾斜轮廓，其确实可以部分覆盖下方的源极/漏极区域。但是，对比文件完全没有公开“第一通孔”（即连接到栅极的互连）与“栅极触点”自对齐，也没有公开第一隔离层的交叠部分用于“将第一堆叠式触点的一部分与第一通孔的一部分电隔离”这一特定功能关系。这些是目标专利中实现紧凑、可靠虚栅极接地的精细设计细节，对比文件并未涉及。因此，技术特征K未被直接公开或隐含公开。 |
| **技术特征L：其特征在于，进一步包括：有源栅极《直接公开》** | 对比文件中的栅极104（例如，位于有源区well region 108上方的那些）是晶体管的功能栅极，即“有源栅极”。（参见[0051]-[0055]段） | **论述**：目标专利的“有源栅极”是指作为晶体管功能部分的栅极，与“虚栅极”相对。对比文件明确且反复地描述了作为晶体管组成部分的栅极（gates 104），它们是有源器件的控制电极。因此，技术特征L被对比文件直接公开。 <<<L>>> |
| **技术特征M：毗邻于所述有源栅极的第二有源触点《直接公开》** | 对比文件描述了源极/漏极112毗邻于栅极104。（参见[0053]段， 图2）沟槽触点132电耦合至这些源极/漏极。（参见[0072]段） | **论述**：目标专利的“毗邻于所述有源栅极的第二有源触点”是指靠近功能栅极的有源区触点。对比文件明确公开了源极/漏极（有源触点）毗邻于栅极（有源栅极），并且有沟槽触点与之连接。因此，技术特征M被对比文件直接公开。 <<<M>>> |
| **技术特征N：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层《直接公开》** | 对比文件描述了沟槽触点132电耦合至源极/漏极112（第二有源触点）。沟槽触点132的侧壁由芯轴侧墙124（第二隔离层）的部分构成，这些侧墙将沟槽触点132与栅极104（有源栅极）电隔离（参见[0068]， [0071]段）。 | **论述**：目标专利的“第二堆叠式触点”电耦合至第二有源触点，其侧壁的隔离层用于与有源栅极隔离。对比文件公开的沟槽触点132完全符合这一描述：它电耦合到源极/漏极（第二有源触点），其侧壁的隔离结构（芯轴侧墙124）的作用正是防止其与相邻的栅极（有源栅极）短路。因此，技术特征N被对比文件直接公开。 <<<N>>> |
| **技术特征O：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。《未直接公开，亦未隐含公开》** | 对比文件描述了局部互连（如144C， 212B）电耦合至栅极104'（参见[0080]， [0098]段）。这些局部互连也连接到沟槽触点132（参见图17， 29）。 | **论述**：目标专利的“第二通孔”电耦合至有源栅极，并且与第二堆叠式触点“自对齐”。对比文件公开了可以电耦合到栅极的局部互连，并且该互连也可能连接到其他沟槽触点。然而，“自对齐”是一个特定的工艺或结构特征，意味着一个结构的形成位置由另一个结构决定，而不是通过独立的光刻步骤。对比文件中连接栅极的局部互连（第二通孔）是通过额外的光刻和蚀刻步骤形成的（参见[0076]-[0079]段或[0094]-[0097]段），其与下方沟槽触点（第二堆叠式触点）的对齐并非自对齐，而是通过掩模对准实现的。因此，技术特征O未被直接公开或隐含公开。 |
| **技术特征P：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。《隐含公开》** | 对比文件在[0102]段指出，所述工艺实施例可用于形成任何利用替换栅工艺的半导体器件，例如用于微处理器、存储设备（如SRAM设备）、移动技术设备等。 | **论述**：目标专利列举了器件可被集成的一系列具体终端产品。对比文件虽然未明确列出完全相同的产品清单，但明确指出了其半导体器件可用于“移动技术设备”（mobile technology devices）等。本领域技术人员知晓，“移动技术设备”可以包括移动电话、PCS单元、便携式数据单元等。同时，微处理器、存储设备也是计算机、娱乐单元等产品的核心部件。因此，从对比文件公开的广泛应用范围，可以合理推断出所制造的器件有可能被集成到目标专利所列举的各类产品中。技术特征P被对比文件隐含公开。 <<<p>>> |
**结论与代码输出**：
根据以上分析，对比文件直接公开了技术特征D、E、L、M、N。隐含公开了技术特征I、P。其余技术特征（A, B, C, F, G, H, J, K, O）既未被直接公开，也未被隐含公开。
<<<D>>><<<E>>><<<L>>><<<M>>><<<N>>>
<<<i>>><<<p>>>