对比文件名称：2012-03-01_发明专利_JP2012043977A Semiconductor device and semiconductor device manufacturing method
目标专利名称：174用于存储器器件的金属化工艺CN107924994B
模型名称：DeepSeek
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述方法包括：形成第一金属化层，所述第一金属化层耦合至器件的逻辑器件。<br>**判断结果：《直接公开》** | 对比文件第[2]段：“Ｍ２配線層４２（第１の配線層）が設けられており…非メモリセルマトリクス領域４には、マイクロプロセッサ部、その他の論理回路部、ＭＲＡＭ周辺回路…等が設けられている。”<br>第[2]段：“一般ロジック回路用Ｎチャネル型ＭＩＳＦＥＴ（Ｑｎｃ）…を構成している。” | 对比文件明确公开了形成第1配线层（M2配线层42），该配线层位于包含逻辑器件（如一般逻辑电路用的N沟道MISFET Qnc、P沟道MISFET Qpc）的区域之上。M2配线（12）与这些逻辑器件通过下层结构（如M1配线、钨栓塞10）实现电性连接，其作用是为逻辑器件提供互连。这与技术特征A中“形成第一金属化层，所述第一金属化层耦合至器件的逻辑器件”的技术方案相同，作用均为将逻辑器件连接至互连网络。因此，本领域技术人员能够毫无疑义地从对比文件得出该技术特征。 |
| **技术特征B**：以及形成专用金属化层，所述专用金属化层耦合至所述器件的磁阻随机存取存储器MRAM模块。<br>**判断结果：《直接公开》** | 对比文件第[2]段：“Ｍ３配線層４３（第２の配線層）が設けられており…Ｍ３配線１３…は、メモリセルマトリクス領域３において、一部は、たとえば書き込みワードラインＷＷＬとなっている。”<br>第[2]段：“Ｍ４配線層４４（第３の配線層）が設けられており…Ｍ４配線１４…は、メモリセルマトリクス領域３において、少なくとも一部は、たとえばビットラインＢＬとなっている。” | 对比文件明确公开了形成第2配线层（M3配线层43）和第3配线层（M4配线层44），这些配线层直接与MRAM模块耦合。具体地，M3配线（13）作为写入字线（WWL），M4配线（14）作为位线（BL），两者均为MRAM存储单元（磁気記憶素子6）的关键组件，用于写入和读取操作。这与技术特征B中“形成专用金属化层，所述专用金属化层耦合至所述器件的MRAM模块”的技术方案相同。因此，本领域技术人员能够毫无疑义地从对比文件得出该技术特征。 |
| **技术特征C**：其中所述专用金属化层不同于所述第一金属化层，并且其中所述专用金属化层不与所述逻辑器件共享。<br>**判断结果：《隐含公开》** | 对比文件第[2]段：“Ｍ２配線層４２（第１の配線層）…Ｍ２配線１２（Ａｌ添加非クラッド配線）等から構成されている。”<br>第[2]段：“Ｍ３配線層４３（第２の配線層）…Ｍ３配線１３（Ａｌ非添加クラッド配線）等から構成されている。”<br>第[2]段：“Ｍ４配線層４４（第３の配線層）…Ｍ４配線１４（Ａｌ非添加クラッド配線）等から構成されている。”<br>第[2]段：“第１の配線層および第２の配線層は、前記磁気記憶素子がマトリクス状に配置されたメモリセルマトリクス領域の外部である非メモリセルマトリクス領域においても、それぞれ、前記メモリセルマトリクス領域とほぼ同様の構造を有する。” | 1. **“专用金属化层不同于第一金属化层”**：对比文件明确区分了M2（第一金属化层，Al添加非包覆配线）与M3/M4（专用金属化层，Al非添加包覆配线），它们在材料（是否添加Al）、结构（是否具有强磁性包覆层）和功能（M2用于逻辑互连，M3/M4用于MRAM读写）上均不同。因此，该部分被直接公开。<br>2. **“专用金属化层不与逻辑器件共享”**：对比文件指出，第1和第2配线层（M2和M3）在非存储器单元矩阵区域也具有与存储器区域几乎相同的结构。这意味着在非MRAM区域（包含逻辑器件区域），M3配线层也存在。然而，对比文件并未明确说明这些位于逻辑区域的M3配线结构是否“耦合至逻辑器件”或与逻辑器件“共享”。结合上下文，M3层的主要设计目的是作为MRAM的写入字线，其在逻辑区域的结构可能用于其他信号布线（如时钟、数据路径），而非专门用于“逻辑器件”的核心互连（该功能主要由M1、M2等下层配线承担）。本领域技术人员基于对MRAM集成和布线分区的常规知识，可以合理推断，为了优化性能和减少干扰，专门为MRAM设计的、具有特殊包覆结构的金属化层（M3/M4）其主要布线资源是分配给MRAM模块使用的，其与逻辑器件的核心互连是相互独立的，即实质上“不共享”。因此，技术特征C的整体方案被对比文件隐含公开。 |
| **技术特征D**：其特征在于，所述第一金属化层是使用后端制程BEOL金属化工艺来形成的，其中所述专用金属化层是使用专用于形成与所述MRAM模块相关联的一个或多个组件的金属化工艺来形成的。<br>**判断结果：《隐含公开》** | 对比文件第[2]段：“ＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程に大別できる。”<br>第[2]段：“Ｍ３配線１３（Ａｌ非添加クラッド配線）は…強磁性バリアメタル膜（第３のバリアメタル膜）１３ｃ（たとえば、ＮｉＦｅ膜）…を有する。”<br>第[2]段：“Ｍ４配線１４（Ａｌ非添加クラッド配線）は…強磁性バリアメタル膜（第５のバリアメタル膜）１４ｃ（たとえば、ＮｉＦｅ膜）…を有する。” | 1. **“第一金属化层是使用BEOL金属化工艺形成”**：对比文件将M1至上层配线层的形成过程归类为BEOL工程。M2作为其中一层，自然是使用BEOL金属化工艺（如镶嵌工艺）形成的。这被隐含公开。<br>2. **“专用金属化层是使用专用于形成MRAM组件的金属化工艺形成”**：对比文件详细描述了M3和M4配线层具有独特的“强磁性バリアメタル膜”（如NiFe膜），这种包覆结构是专门为了增强MRAM写入效率、集中磁场而设计的，并非标准BEOL配线所必需。形成这种特殊结构需要专门的工艺步骤，例如沉积强磁性材料并可能进行选择性蚀刻（见图29描述）。本领域技术人员可以合理推断，制造这种具有特殊材料和结构的金属化层，是为了专门形成与MRAM模块相关的组件（如写入字线和位线），因此使用了专用于MRAM的金属化工艺。因此，技术特征D的整体方案被对比文件隐含公开。 |
| **技术特征E**：其特征在于，所述BEOL金属化工艺指定正整数n个金属化层，并且其中所述器件包括至少n+1个金属化层。<br>**判断结果：《未公开》** | 对比文件描述了M1至M6等多个金属化层的形成，但全文未提及一个预设的、由BEOL工艺指定的金属化层数量“n”，也未提及实际形成的层数超过该指定数量（n+1）。对比文件只是展示了一个具有特定数量金属化层（如6层铜互连）的器件结构及其制造方法。 | 对比文件没有公开任何关于“BEOL金属化工艺指定正整数n个金属化层”以及“器件包括至少n+1个金属化层”的信息。目标专利此特征的核心在于“插入”额外专用层的概念，而对比文件中的M3、M4层是其标准互连层级的一部分，并非在指定层数之外额外插入的。因此，该技术特征未被对比文件公开。 |
| **技术特征F**：其特征在于，形成所述专用金属化层包括执行镶嵌工艺以形成所述一个或多个组件，并且其中所述一个或多个组件包括以下一者或多者：所述MRAM模块的位线或所述MRAM模块的阵列触点。<br>**判断结果：《直接公开》** | 对比文件第[2]段：“たとえばＣＶＤ、スパッタリング、メッキ等の成膜処理およびＣＭＰ…等の平坦化処理により、Ｍ３配線埋め込み用配線溝１３ｇにＭ３配線１３（第２の配線）を埋め込む。”（对应图12）<br>第[2]段：“たとえばＣＶＤ、スパッタリング、メッキ等の成膜処理およびＣＭＰ等の平坦化処理により、Ｍ４配線埋め込み用配線溝１４ｇにＭ４配線１４（第３の配線）を埋め込む。”（对应图20）<br>第[2]段：“Ｍ４配線１４…は、メモリセルマトリクス領域３において、少なくとも一部は、たとえばビットラインＢＬとなっている。”<br>第[2]段：“上部コンタクト電極３３…磁気記憶素子６とビットラインＢＬを接続する。” | 对比文件明确公开了使用镶嵌工艺（涉及成膜、电镀、CMP平坦化）来形成专用金属化层（M3和M4）的组件。同时，明确指出了这些组件包括MRAM模块的位线（BL，由M4配线14构成）和阵列触点（上部コンタクト電極33，用于连接MTJ和位线）。这与技术特征F的技术方案完全相同。因此，本领域技术人员能够毫无疑义地从对比文件得出该技术特征。 |
| **技术特征G**：其特征在于，进一步包括在形成所述专用金属化层之后形成第三金属化层，其中所述第一金属化层与第一节距相关联，所述第一节距小于与所述第三金属化层相关联的第二节距，其中所述专用金属化层被配置成利用所述第一金属化层的所述第一节距来形成与所述MRAM模块相关联的一个或多个组件，并且其中所述一个或多个组件包括基于电阻的存储元件。<br>**判断结果：《隐含公开》** | 对比文件第[2]段：“Ｍ６配線層４６…このＭ６配線層４６内に形成されるＭ６配線１６等の配線は、このＭ６配線層４６より下層の配線層に形成される配線よりも最小ピッチが大きく…”。<br>第[2]段：“Ｍ３配線層４３（第２の配線層）…Ｍ４配線層４４（第３の配線層）…磁気記憶素子６（ＭＴＪ）”。 | 1. **“在形成专用金属化层之后形成第三金属化层”**：对比文件中在形成M3、M4（专用金属化层）之后，继续形成了M5、M6等更上层的金属化层。M6可被视为第三金属化层。<br>2. **“第一金属化层与第一节距相关联，第一节距小于与第三金属化层相关联的第二节距”**：对比文件明确记载M6配线层的最小节距大于其下层的配线层（包括M2）。因此，可以合理推断M2（第一金属化层）的节距（第一节距）小于M6（第三金属化层）的节距（第二节距）。<br>3. **“专用金属化层被配置成利用第一金属化层的第一节距来形成与MRAM模块相关的一个或多个组件”**：对比文件中，MRAM的专用金属化层（M3、M4）位于M2（小節距层）和M6（大節距层）之间。虽然没有明确说明M3/M4利用了M2的节距，但本领域技术人员可以理解，在制造中，位于密集层（M2）之上的金属化层（M3、M4）通常会继承或使用相近的、较小的设计规则和节距，以实现高密度集成，这与MRAM需要高存储密度的需求相符。因此，可以合理推断专用金属化层被配置为利用下层密集层（M2）的节距特性来形成MRAM组件。<br>4. **“一个或多个组件包括基于电阻的存储元件”**：对比文件明确公开了磁気記憶素子6，即磁性隧道结（MTJ），这是一种基于电阻的存储元件。<br>综上，技术特征G的各个子特征均被对比文件公开或可合理推断得出，因此整体被隐含公开。 |
| **技术特征H**：其特征在于，所述第一节距是遵循所述器件的后端制程BEOL金属化工艺的特定节距。<br>**判断结果：《隐含公开》** | 对比文件第[2]段：“ＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程に大別できる。”<br>结合技术特征G的引用，M2作为BEOL工程中形成的下层配线层，其节距（第一节距）自然是由该BEOL金属化工艺所定义和指定的特定节距（例如该技术节点下的最小节距或标准节距）。 | 对比文件虽然没有直接写出“第一节距是遵循BEOL工艺的特定节距”这句话，但本领域技术人员熟知，在半导体制造中，每一层金属化层的设计规则（包括节距）都是由其所采用的BEOL工艺技术规范所确定的。M2配线层作为BEOL工艺的一部分，其节距必然是遵循该BEOL工艺的特定设计规则。因此，该技术特征被对比文件隐含公开。 |
| **技术特征I**：其特征在于，所述第一金属化层具有第一密度，所述第一密度大于与所述第三金属化层相关联的第二密度。<br>**判断结果：《隐含公开》** | 对比文件第[2]段：“Ｍ６配線層４６…このＭ６配線層４６内に形成されるＭ６配線１６等の配線は、このＭ６配線層４６より下層の配線層に形成される配線よりも最小ピッチが大きく”。 | 在半导体互连中，节距（pitch）是决定布线密度的关键因素。节距越小，意味着在给定面积内可以布置更多的布线，即密度越高。对比文件明确M6（第三金属化层）的节距大于其下层层（包括M2，即第一金属化层）。由此可以直接推导出，M2的节距较小，因此其布线密度（第一密度）高于M6的布线密度（第二密度）。因此，该技术特征被对比文件隐含公开。 |
| **技术特征J**：其特征在于，形成所述第一金属化层和形成所述专用金属化层是通过处理器执行指令来发起的。<br>**判断结果：《未公开》** | 对比文件全文描述了半导体器件的结构和制造工艺步骤，但未提及任何通过处理器执行指令来发起或控制这些形成步骤的内容。 | 该技术特征涉及制造过程的自动化控制层面，即由计算机或处理器执行程序指令来发起具体的工艺操作。对比文件仅从工艺技术和结构角度进行描述，完全没有涉及这种基于处理器指令的制造控制系统。因此，该技术特征未被对比文件公开。 |
<<<A>>><<<B>>><<<F>>>
<<<c>>><<<d>>><<<g>>><<<h>>><<<i>>>