对比文件名称：US8081031B2_Description_20260218_1806
目标专利名称：具有改进的电源噪声抑制的可变增益放大器CN108352836B
模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：** 包括：包括第一栅极、第一源极、以及第一漏极的第一场效应晶体管FET，《直接公开》 | 说明书第[0031]段：“the peaking amplifier 432 includes (i) a pair of NMOS transistors T7 668A, T8 668B”。图6明确示出了晶体管T7 668A和T8 668B。 | 对比文件公开的峰值放大器432包含一对NMOS晶体管T7和T8，它们各自具有栅极、源极和漏极。晶体管T7 668A对应于第一FET。因此，第一FET的结构被直接公开。 |
| **技术特征B：** 其中所述第一栅极被配置成接收第一差分信号的正分量，《直接公开》 | 说明书第[0050]段：“a PA input signal 686 (PA In+, PA In−) is directed to the pair of NMOS transistors T7 668A, T8 668。” 图6中，输入信号“PA In+”连接到晶体管T7的栅极。 | 对比文件公开了峰值放大器的输入差分信号PA In+和PA In-分别施加到晶体管T7和T8的栅极。PA In+作为正分量施加到T7（第一FET）的栅极。因此，该特征被直接公开。 |
| **技术特征C：** 并且其中所述第一源极和所述第一漏极耦合在第一电压轨与第二电压轨之间《直接公开》 | 说明书第[0042]段：“the pair of load resistors RL 670A, 670B are connected in series with the NMOS transistors T7 668A, T8 668B”。图6显示T7的漏极通过负载电阻RL 670A连接到VDD（第一电压轨），其源极通过可编程电阻阵列Rs 672和电流源（由IBIAS暗示）连接到地（第二电压轨）。 | 在图6的电路中，晶体管T7的漏极通过负载电阻RL 670A连接到电源VDD（第一电压轨），其源极通过电阻阵列Rs 672连接到电流路径，最终通向地（第二电压轨），从而构成T7的源极和漏极耦合在第一电压轨（VDD）与第二电压轨（地）之间的通路。该连接关系是差分放大器（如CML结构）的常规连接方式，被直接公开。 |
| **技术特征D：** 包括第二栅极、第二源极、以及第二漏极的第二FET，《直接公开》 | 说明书第[0031]段：“the peaking amplifier 432 includes (i) a pair of NMOS transistors T7 668A, T8 668B”。图6明确示出了晶体管T8 668B。 | 对比文件公开的峰值放大器432包含一对NMOS晶体管T7和T8，晶体管T8 668B对应于第二FET。因此，第二FET的结构被直接公开。 |
| **技术特征E：** 其中所述第二栅极被配置成接收所述第一差分信号的负分量《直接公开》 | 说明书第[0050]段：“a PA input signal 686 (PA In+, PA In−) is directed to the pair of NMOS transistors T7 668A, T8 668。” 图6中，输入信号“PA In-”连接到晶体管T8的栅极。 | 对比文件公开了峰值放大器的输入差分信号PA In+和PA In-分别施加到晶体管T7和T8的栅极。PA In-作为负分量施加到T8（第二FET）的栅极。因此，该特征被直接公开。 |
| **技术特征F：** ，并且其中所述第二源极和所述第二漏极耦合在所述第一电压轨与所述第二电压轨之间《直接公开》 | 说明书第[0042]段：“the pair of load resistors RL 670A, 670B are connected in series with the NMOS transistors T7 668A, T8 668B”。图6显示T8的漏极通过负载电阻RL 670B连接到VDD（第一电压轨），其源极通过可编程电阻阵列Rs 672和电流源（由IBIAS暗示）连接到地（第二电压轨）。 | 与特征C同理，在图6的电路中，晶体管T8的漏极通过负载电阻RL 670B连接到电源VDD，其源极通过电阻阵列Rs 672连接到电流路径，最终通向地，从而构成T8的源极和漏极耦合在第一电压轨（VDD）与第二电压轨（地）之间的通路。该连接关系被直接公开。 |
| **技术特征G：** 直接耦合在第三电压轨与所述第一FET的所述第一源极之间的第一电容器《未公开》 | 说明书第[0048]段：图6中，对于每个电容路径674A-C，“the pair of resistors RB 684A, 684B are in series, the bias voltage for the variable capacitors Cvar 680A, 680B are connected in series with the resistors RB 684A, 684B when the serial capacitor switch 682 is closed.” 电容器Cvar 680A的一端通过开关682和电阻RB 684A连接到第一FET（T7）的源极节点，另一端连接到偏置电压节点（如C_0），并非直接耦合到“第三电压轨”。 | 目标专利的“直接耦合”是指电容器一端直接连接到电压轨（如Vdd、Vreg或地），另一端直接连接到FET的源极，目的是将电压轨上的噪声直接注入源极以实现噪声抵消。对比文件中，可变电容器Cvar 680A、680B的一端通过开关和电阻连接到FET的源极，另一端连接到独立的偏置电压源（如C_0、C_1、C_2），这些偏置电压源是用于调节电容值的控制信号源，并非作为噪声注入源的“第三电压轨”。两者连接结构和作用（目标专利：噪声注入；对比文件：频率调节）均不相同，因此未被公开。 |
| **技术特征H：** 以及直接耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二电容器《未公开》 | 同上，参见说明书第[0048]段及图6。电容器Cvar 680B的一端通过开关682和电阻RB 684B连接到第二FET（T8）的源极节点，另一端连接到偏置电压节点。 | 理由同特征G。对比文件中的电容器并非直接耦合在作为电源或噪声源的“第三电压轨”与FET源极之间，其连接路径中包含电阻和开关，且另一端是独立的偏置电压节点。该特征未被公开。 |
| **技术特征I：** ，其中所述第一电压轨处的第一电源电压和所述第三电压轨处的第二电源电压两者都是基于第四电压轨来生成的。《未公开》 | 对比文件全文未提及第一电压轨（VDD）和用于电容器的偏置电压（如C_0）基于同一个第四电压轨生成。图5和图6中，VDD和偏置电压C_0、C_1、C_2是分别提供的。 | 对比文件没有描述电源电压VDD和施加给可变电容器的偏置电压之间存在任何共同的来源或生成关系。目标专利中强调这种关系可能涉及电压调节器等结构，以实现特定的噪声抑制目的。该特征在对比文件中完全没有记载。 |
| **技术特征J：** 其特征在于，所述第一差分信号的所述正分量和所述负分量是基于所述第一电压轨处的所述第一电源电压的。《未公开》 | 对比文件未明确说明输入差分信号PA In+和PA In-的共模电平或生成是基于电源电压VDD的。图5中的VGA 430可能进行共模转换，但未具体说明其输出信号（即峰值放大器的输入）是基于VDD的。 | 目标专利中，差分信号基于第一电压轨的电源电压是噪声抑制方案的关键前提，使得噪声能同时出现在栅极和源极。对比文件未公开输入信号的生成与特定电压轨（VDD）之间的这种依赖关系，其关注点在于增益和频率的调节。 |
| **技术特征K：** 其特征在于，进一步包括前级电路，所述前级电路配置成基于输入信号来生成所述第一差分信号的所述正分量和所述负分量。《直接公开》 | 说明书第[0025]段：“the input signals 220 initially enter the variable gain amplifier 430 and subsequently are directed to the cascading peaking amplifiers 432.” 图4展示了均衡系统18包括可变增益放大器（VGA）430和后续的峰值放大器432。 | 对比文件中的可变增益放大器（VGA）430接收输入信号220，并生成输出信号564（VGA Out+, VGA Out-）。该输出信号作为后续峰值放大器432（对应于目标专利的装置）的输入信号（PA In+, PA In-）。因此，VGA 430起到了基于输入信号生成第一差分信号（即峰值放大器的输入）的前级电路作用。该特征被直接公开。 |
| **技术特征L：** 其特征在于，所述第一电压轨处的所述第一电源电压包括比所述第三电压轨处的所述第二电源电压大的电源噪声。《未公开》 | 对比文件全文未提及或比较不同电压轨上的电源噪声大小。 | 目标专利中，比较不同电压轨的噪声水平是选择噪声注入路径、实现有效噪声抵消的重要设计考量。对比文件完全没有涉及电源噪声抑制的主题，因此该特征未被公开。 |
| **技术特征M：** 其特征在于，进一步包括：耦合在所述第三电压轨与所述第二电压轨之间的分压器，其中所述分压器被配置成生成偏置电压，其中所述第一电容器和所述第二电容器分别包括基于所述偏置电压的第一电容和第二电容。《直接公开》 | 说明书第[0061]-[0062]段：“by changing the bias voltage, the capacitance value of the variable capacitors Cvar 680A, 680B is changed... Thus, by changing the bias voltage at C_0, C_1, C_2, the capacitance value for each individual capacitor path 674A-674C can be individually tuned and adjusted.” 图6中，偏置电压C_0, C_1, C_2被施加到可变电容器Cvar 680A, 680B以改变其电容值。虽然未明确图示分压器电路，但生成可调偏置电压C_0, C_1, C_2必然需要相应的偏置电路（如分压器）。 | 对比文件明确公开了通过改变施加给可变电容器Cvar的偏置电压（C_0, C_1, C_2）来调整其电容值（参见图7 C-V曲线）。生成这些可调偏置电压的电路，对本领域技术人员而言，通常包括分压器结构。偏置电压施加在电容器的一端（通过电阻），另一端通过开关连接到FET源极，这使得电容器的电容值基于该偏置电压。因此，该技术方案被对比文件直接公开。 |
| **技术特征N：** 其特征在于，所述第一电容器和第二电容器分别包括第一可变电容器和第二可变电容器。《直接公开》 | 说明书第[0048]段：图6中，每个电容路径包括“a pair of variable capacitors Cvar 680A, 680B”。第[0059]段：“the variable capacitors Cvar 680A, 680B are implemented with a varactor.” | 对比文件明确且反复地公开了在峰值放大器432中使用的电容器是可变电容器（varactor）。图6中，与T7源极相关的电容器是Cvar 680A，与T8源极相关的电容器是Cvar 680B。因此，第一可变电容器和第二可变电容器的特征被直接公开。 |
| **技术特征O：** 其特征在于，所述第一电容器包括配置成选择性地耦合在所述第三电压轨与所述第一FET的所述第一源极之间的第一组电容路径，所述第二电容器包括配置成选择性地耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二组电容路径。《直接公开》 | 说明书第[0047]段：“the shunt capacitor array Cs 674 includes a first capacitor path 674A, a second capacitor path 674B, and a third capacitor path 674C... Each capacitor path 674A-674C can be individually controlled”。第[0048]段：每个电容路径包括一对可变电容器Cvar 680A, 680B和一个电容开关682。图6显示，电容路径通过开关682可选择性地将Cvar 680A, 680B连接到电路。 | 对比文件公开了并联的多个可编程电容路径（674A-C），每个路径包含开关682和可变电容器Cvar。通过控制开关，可以选择性地将电容器耦合到电路中。虽然对比文件中电容器的另一端连接的是偏置电压节点（C_0等）而非直接的“第三电压轨”，但“选择性地耦合在...与...源极之间”的路径结构已被公开。考虑到隐含公开判断标准宽松，且偏置电压节点可被视为一种电压轨，该特征可以被认为被隐含公开。但根据目标专利说明书，其“第三电压轨”特指电源轨（Vdd/Vreg）或地，用于噪声注入，这与对比文件中用于调谐的独立偏置电压源作用不同。从严格直接公开判断，连接对象和作用不同。但从宽松隐含公开判断，可编程电容路径组的结构本身已被公开。综合判断，倾向于认为该电容路径组的结构被隐含公开。 |
| **技术特征P：** 其特征在于，进一步包括耦合在所述第一FET的所述第一源极与所述第二FET的所述第二源极之间的电阻器。《直接公开》 | 说明书第[0044]段：“the programmable resistor array Rs 672 ... the resistor paths 672A-672C are connected in parallel with each other.” 图6明确显示，可编程电阻阵列Rs 672连接在晶体管T7和T8的源极之间。 | 对比文件图6中的可编程电阻阵列Rs 672直接连接在NMOS晶体管T7的源极和T8的源极之间。这公开了耦合在两个FET源极之间的电阻器。该特征被直接公开。 |
| **技术特征Q：** 其特征在于，进一步包括：耦合在所述第一电压轨与所述第一FET的所述第一漏极之间的第一电阻器《直接公开》 | 说明书第[0042]段：“the pair of load resistors RL 670A, 670B are connected in series with the NMOS transistors T7 668A, T8 668B”。图6显示，负载电阻RL 670A连接在电源VDD（第一电压轨）和晶体管T7（第一FET）的漏极之间。 | 对比文件图6明确公开了负载电阻RL 670A，其一端连接VDD（第一电压轨），另一端连接T7的漏极。这对应于第一电阻器。该特征被直接公开。 |
| **技术特征R：** 耦合在所述第一电压轨与所述第二FET的所述第二漏极之间的第二电阻器《直接公开》 | 说明书第[0042]段同上。图6显示，负载电阻RL 670B连接在电源VDD（第一电压轨）和晶体管T8（第二FET）的漏极之间。 | 对比文件图6明确公开了负载电阻RL 670B，其一端连接VDD（第一电压轨），另一端连接T8的漏极。这对应于第二电阻器。该特征被直接公开。 |
| **技术特征S：** 其中第二差分信号的负分量是在所述第一电阻器与所述第一FET的所述第一漏极之间的第一节点处生成的《直接公开》 | 说明书第[0068]段：“the PA output signal 687 (PA Out+, PA Out−) is taken between the NMOS transistors T7 668A, T8 668 and the load resistors RL 670A, 670B.” 图6中，输出信号PA Out-取自负载电阻RL 670A与晶体管T7漏极之间的节点。 | 对比文件明确公开了输出差分信号PA Out+和PA Out-的取出位置。PA Out-正是在第一负载电阻RL 670A与第一FET（T7）漏极之间的节点处生成的。该特征被直接公开。 |
| **技术特征T：** 以及其中所述第二差分信号的正分量是在所述第二电阻器与所述第二FET的所述第二漏极之间的第二节点处生成的。《直接公开》 | 说明书第[0068]段同上。图6中，输出信号PA Out+取自负载电阻RL 670B与晶体管T8漏极之间的节点。 | 对比文件明确公开了输出差分信号PA Out+和PA Out-的取出位置。PA Out+正是在第二负载电阻RL 670B与第二FET（T8）漏极之间的节点处生成的。该特征被直接公开。 |
| **技术特征U：** 其特征在于，进一步包括：包括第三栅极、第三源极、以及第三漏极的第三FET，其中所述第三栅极被配置成接收配置成设置经过所述第三FET的第一电流的偏置电压，并且其中，所述第三源极和所述第三漏极与所述第一FET的所述第一源极和所述第一漏极串联耦合在所述第一电压轨与所述第二电压轨之间《隐含公开》 | 说明书第[0069]段：“the peaking amplifier 432 receives a PTAT bias current IBIAS from the PTAT bias generator 434 ... is used to bias the NMOS transistors T7 668A, T8 668 of each of the peaking amplifiers 432.” 图6中，偏置电流IBIAS注入到T7和T8的源极节点。 | 对比文件公开了峰值放大器432由PTAT偏置电流IBIAS进行偏置。对于图6所示的差分对结构，本领域技术人员公知，需要电流源来为差分对提供尾电流，以设置经过T7和T8的静态工作电流。该电流源通常由一个或多个FET实现，其栅极接收偏置电压，其源漏极串联在差分对的公共源极节点与第二电压轨（如地）之间。虽然图6未明确画出该电流源FET的具体连接，但IBIAS的存在必然隐含了这样一个电流源电路。因此，可以合理推断存在第三FET（电流源）与第一FET串联耦合在第一电压轨（VDD）与第二电压轨（地）之间，其栅极接收偏置电压以设置电流。该特征被隐含公开。 |
| **技术特征V：** 以及包括第四栅极、第四源极、以及第四漏极的第四FET，其中所述第四栅极被配置成接收配置成设置经过所述第四FET的第二电流的所述偏置电压，并且其中，所述第四源极和所述第四漏极与所述第二FET的所述第二源极和所述第二漏极串联耦合在所述第一电压轨与所述第二电压轨之间。《隐含公开》 | 同上，参见说明书第[0069]段及图6。 | 理由同特征U。为差分对提供尾电流的电流源可以是一个大尺寸的FET，为两个分支提供总电流；也可以是两个匹配的FET，分别为两个分支提供电流。本领域技术人员根据图6的对称结构和IBIAS的注入点，可以合理推断存在为第二FET（T8）分支提供电流的第四FET（或与第三FET共用同一电流源FET）。其栅极接收相同的偏置电压，其源漏极串联在第二FET的源极通路与第二电压轨之间。该特征被隐含公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<K>>><<<M>>><<<N>>><<<P>>><<<Q>>><<<R>>><<<S>>><<<T>>><<<o>>><<<u>>><<<v>>>