对比文件名称：CN101420208A_Description_20260218_1750
目标专利名称：具有改进的电源噪声抑制的可变增益放大器CN108352836B
模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：包括第一栅极、第一源极、以及第一漏极的第一场效应晶体管FET，《直接公开》 | 图3A-3C及对应描述：“转导电路318包括一第一金属氧化半导体(MetalOxide Semiconductor，MOS)晶体管324及一第二MOS晶体管326。第一MOS晶体管324包括一第一栅极端328、一第一漏极端330及一第一源极端332。” | 对比文件明确公开了第一MOS晶体管324，其具有栅极328、漏极330和源极332，即公开了第一FET及其三个端子。 |
| **技术特征B**：其中所述第一栅极被配置成接收第一差分信号的正分量，《直接公开》 | 图3A及对应描述：“第一栅极端328...是耦接至第一输入端INP302...以...经由一第一电容器344接收输入电压。” | 对比文件公开了第一MOS晶体管324的栅极328耦接至输入端INP 302以接收输入电压。在差分配置（如图2A）中，输入端INP接收差分信号的正分量。因此，第一栅极被配置为接收差分信号的正分量。 |
| **技术特征C**：并且其中所述第一源极和所述第一漏极耦合在第一电压轨与第二电压轨之间，《直接公开》 | 图3A及对应描述：“第一源极端332...直接耦接至地。”；“负载电路322是耦接于一电源供应端374及电流缓冲电路320之间...组件376的一端点380及第三漏极端356是共同耦接至第一输出端OUTP 314。”结合图3A电路结构，第一MOS晶体管324的源极332接地（第二电压轨），漏极330通过电流缓冲电路320和负载电路322连接到电源端374（第一电压轨）。 | 对比文件公开了第一MOS晶体管324的源极和漏极串联连接在电源端374（第一电压轨）与地（第二电压轨）之间。 |
| **技术特征D**：包括第二栅极、第二源极、以及第二漏极的第二FET，《直接公开》 | 图3A-3C及对应描述：“第二MOS晶体管326包括一第二栅极端334、一第一漏极端336及一第一源极端338。” | 对比文件明确公开了第二MOS晶体管326，其具有栅极334、漏极336和源极338，即公开了第二FET及其三个端子。 |
| **技术特征E**：其中所述第二栅极被配置成接收所述第一差分信号的负分量，《直接公开》 | 图3A及对应描述：“第二栅极端334...是耦接至...第二输入端INN 304，以...经由一第二电容器346接收输入电压。” | 对比文件公开了第二MOS晶体管326的栅极334耦接至输入端INN 304以接收输入电压。在差分配置中，输入端INN接收差分信号的负分量。因此，第二栅极被配置为接收差分信号的负分量。 |
| **技术特征F**：，并且其中所述第二源极和所述第二漏极耦合在所述第一电压轨与所述第二电压轨之间，《直接公开》 | 图3A及对应描述：“第一源极端338...直接耦接至地。”；“负载电路322...组件378的一端点382及第四漏极端362是共同耦接至第二输出端OUTN 316。”结合图3A电路结构，第二MOS晶体管326的源极338接地（第二电压轨），漏极336通过电流缓冲电路320和负载电路322连接到电源端374（第一电压轨）。 | 对比文件公开了第二MOS晶体管326的源极和漏极串联连接在电源端374（第一电压轨）与地（第二电压轨）之间。 |
| **技术特征G**：直接耦合在第三电压轨与所述第一FET的所述第一源极之间的第一电容器，**未被公开** | 无 | 对比文件中没有公开任何电容器直接耦合在某个“第三电压轨”与第一MOS晶体管324的源极332之间。对比文件中的电容器344、346是耦合在输入端与栅极之间，用于输入信号的交流耦合，其连接方式和功能均不同于目标专利中用于将电源噪声耦合至源极以实现噪声抑制的电容器。 |
| **技术特征H**：以及直接耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二电容器，**未被公开** | 无 | 对比文件中没有公开任何电容器直接耦合在某个“第三电压轨”与第二MOS晶体管326的源极338之间。 |
| **技术特征I**：，其中所述第一电压轨处的第一电源电压和所述第三电压轨处的第二电源电压两者都是基于第四电压轨来生成的。**未被公开** | 无 | 对比文件仅提及“电源供应端374”，未提及多个电压轨（如第三、第四电压轨），也未描述任何电压轨的电源电压是基于另一个电压轨生成的。 |
| **技术特征J**：其特征在于，所述第一差分信号的所述正分量和所述负分量是基于所述第一电压轨处的所述第一电源电压的。**未被公开** | 无 | 对比文件未明确描述输入信号（差分信号的正负分量）是基于哪个电源电压生成的。虽然输入信号可能最终源自电源，但对比文件说明书未公开此具体技术特征。 |
| **技术特征K**：其特征在于，进一步包括前级电路，所述前级电路配置成基于输入信号来生成所述第一差分信号的所述正分量和所述负分量。**未被公开** | 无 | 对比文件描述了可变增益放大器具有输入端（如214、216）来接收输入电压Vin，但未明确描述或图示一个独立的、用于生成该差分输入信号的“前级电路”。 |
| **技术特征L**：其特征在于，所述第一电压轨处的所述第一电源电压包括比所述第三电压轨处的所述第二电源电压大的电源噪声。**未被公开** | 无 | 对比文件完全没有涉及不同电压轨之间的电源噪声比较。 |
| **技术特征M**：其特征在于，进一步包括：耦合在所述第三电压轨与所述第二电压轨之间的分压器，其中所述分压器被配置成生成偏置电压，其中所述第一电容器和所述第二电容器分别包括基于所述偏置电压的第一电容和第二电容。**未被公开** | 无 | 对比文件中没有公开连接在电压轨之间的分压器，也没有公开利用分压器生成的偏置电压来控制连接到FET源极的电容器电容。 |
| **技术特征N**：其特征在于，所述第一电容器和第二电容器分别包括第一可变电容器和第二可变电容器。**未被公开** | 无 | 对比文件未公开任何连接在电压轨与FET源极之间的可变电容器。 |
| **技术特征O**：其特征在于，所述第一电容器包括配置成选择性地耦合在所述第三电压轨与所述第一FET的所述第一源极之间的第一组电容路径，所述第二电容器包括配置成选择性地耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二组电容路径。**未被公开** | 无 | 对比文件未公开任何可选择性地耦合在电压轨与FET源极之间的电容路径组。 |
| **技术特征P**：其特征在于，进一步包括耦合在所述第一FET的所述第一源极与所述第二FET的所述第二源极之间的电阻器。**未被公开** | 无 | 对比文件图3A-3C所示的串联放大器300中，第一MOS晶体管324的源极332和第二MOS晶体管326的源极338是直接连接在一起并接地（或通过一个公共电流源348接地），两者之间没有耦合电阻器。 |
| **技术特征Q**：其特征在于，进一步包括：耦合在所述第一电压轨与所述第一FET的所述第一漏极之间的第一电阻器，《直接公开》 | 图3A及对应描述：“负载电路322...包括一对组件376及378。...组件376的一端点380及第三漏极端356是共同耦接至第一输出端OUTP 314。” 结合上下文，组件376、378构成负载电路，通常包含电阻。图5A明确将负载电路518A、528A标识为“电阻器”。 | 对比文件公开了负载电路322包括组件376，该组件连接在电源端374（第一电压轨）与第一MOS晶体管324的漏极（通过电流缓冲电路350的漏极356）之间。组件376在电路中作为负载，本领域技术人员能够毫无疑义地理解其包含电阻性质，即相当于第一电阻器。 |
| **技术特征R**：耦合在所述第一电压轨与所述第二FET的所述第二漏极之间的第二电阻器，《直接公开》 | 图3A及对应描述：“负载电路322...包括一对组件376及378。...组件378的一端点382及第四漏极端362是共同耦接至第二输出端OUTN 316。” 结合上下文，组件376、378构成负载电路，通常包含电阻。图5A明确将负载电路518B、528B标识为“电阻器”。 | 对比文件公开了负载电路322包括组件378，该组件连接在电源端374（第一电压轨）与第二MOS晶体管326的漏极（通过电流缓冲电路352的漏极362）之间。组件378在电路中作为负载，本领域技术人员能够毫无疑义地理解其包含电阻性质，即相当于第二电阻器。 |
| **技术特征S**：其中第二差分信号的负分量是在所述第一电阻器与所述第一FET的所述第一漏极之间的第一节点处生成的，《直接公开》 | 图3A及对应描述：“组件376的一端点380及第三漏极端356是共同耦接至第一输出端OUTP 314。” | 对比文件公开了在组件376（第一电阻器）与第一MOS晶体管324的漏极（通过电流缓冲电路350的漏极356）之间的节点380处提供输出信号。在差分配置中，该输出端OUTP 314输出的即为输出差分信号的一个分量（例如正分量或负分量）。本领域技术人员能够理解，输出差分信号的一个分量必然在该节点生成。 |
| **技术特征T**：以及其中所述第二差分信号的正分量是在所述第二电阻器与所述第二FET的所述第二漏极之间的第二节点处生成的。《直接公开》 | 图3A及对应描述：“组件378的一端点382及第四漏极端362是共同耦接至第二输出端OUTN 316。” | 对比文件公开了在组件378（第二电阻器）与第二MOS晶体管326的漏极（通过电流缓冲电路352的漏极362）之间的节点382处提供输出信号。在差分配置中，该输出端OUTN 316输出的即为输出差分信号的另一个分量。本领域技术人员能够理解，输出差分信号的另一个分量必然在该节点生成。 |
| **技术特征U**：其特征在于，进一步包括：包括第三栅极、第三源极、以及第三漏极的第三FET，其中所述第三栅极被配置成接收配置成设置经过所述第三FET的第一电流的偏置电压，并且其中，所述第三源极和所述第三漏极与所述第一FET的所述第一源极和所述第一漏极串联耦合在所述第一电压轨与所述第二电压轨之间，《直接公开》 | 图3B及对应描述：“转导电路318可还包括一电流源Is 348，例如是一MOS晶体管。第一源极端332及第二源极端338是耦接至电流源Is 348，以使转导电路318受电流源Is 348所驱动。” | 对比文件公开了电流源Is 348，并明确其可以是MOS晶体管。该MOS晶体管作为恒流源，其栅极接收偏置电压以设置电流，其源极和漏极与第一、第二MOS晶体管（324，326）的源极串联耦接在电源端374（第一电压轨）与地（第二电压轨）之间。这直接公开了第三FET及其连接关系。 |
| **技术特征V**：以及包括第四栅极、第四源极、以及第四漏极的第四FET，其中所述第四栅极被配置成接收配置成设置经过所述第四FET的第二电流的所述偏置电压，并且其中，所述第四源极和所述第四漏极与所述第二FET的所述第二源极和所述第二漏极串联耦合在所述第一电压轨与所述第二电压轨之间。《直接公开》 | 图3B及对应描述：“转导电路318可还包括一电流源Is 348，例如是一MOS晶体管。第一源极端332及第二源极端338是耦接至电流源Is 348，以使转导电路318受电流源Is 348所驱动。” 结合电路拓扑，一个公共的电流源Is 348为两个输入管（324，326）的源极提供电流。本领域技术人员能够毫无疑义地理解，该电流源Is 348（当实现为MOS管时）的源漏通路同时与第一FET（324）和第二FET（326）的源漏通路串联连接在第一电压轨与第二电压轨之间。 | 对比文件公开了单个电流源MOS管（348）为差分对提供尾电流。该MOS管的源漏通路与第一FET和第二FET的源漏通路是串联关系。具体到第二FET（326），其源极338连接至该电流源MOS管（第四FET）的一端，其漏极336通过电流缓冲电路和负载连接至第一电压轨，而电流源MOS管的另一端连接至第二电压轨（如地）。因此，第四FET与第二FET串联耦合在第一与第二电压轨之间。虽然偏置电压可能相同，但电流设置功能是隐含的。考虑到电流源的作用是设置流经整个支路的电流，该电流必然流经第二FET，因此可以合理推断该第四FET的偏置电压配置用于设置经过第二FET的电流。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<Q>>><<<R>>><<<S>>><<<T>>><<<U>>><<<V>>>