对比文件名称：US8665028B2_Description_20260218_1812
目标专利名称：具有改进的电源噪声抑制的可变增益放大器CN108352836B
本次调用模型名称：DeepSeek
特征比对表格：
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括第一栅极、第一源极、以及第一漏极的第一场效应晶体管FET，《直接公开》 | 说明书第[0071]段：“Gain stage 630 includes N-FETs 632a and 632b and a current source 634. N-FETs 632a and 632b have their sources coupled to one end of current source 634 and their gates coupled to lines Vinp and Vinm, respectively.” | 对比文件明确公开了差分放大器增益级中的N-FET 632a，其具有栅极（gate）、源极（source）和漏极（drain），因此该技术特征被直接公开。 <<<A>>> |
| 技术特征B：其中所述第一栅极被配置成接收第一差分信号的正分量，《直接公开》 | 说明书第[0071]段：“N-FETs 632a and 632b ... their gates coupled to lines Vinp and Vinm, respectively.” | 对比文件公开了N-FET 632a的栅极耦合到Vinp线，Vinp被明确为差分输入信号的正分量（见[0031]段），因此该技术特征被直接公开。 <<<B>>> |
| 技术特征C：并且其中所述第一源极和所述第一漏极耦合在第一电压轨与第二电压轨之间，《隐含公开》 | 说明书第[0071]段：“N-FETs 632a and 632b have their sources coupled to one end of current source 634...”， 说明书第[0071]段：“The other end of current source 634 is coupled to circuit ground.”， 说明书第[0073]段：“Load circuits 680a and 680b are coupled between the drains of N-FET 652a and 652b, respectively, and the supply voltage VDD.” | 对比文件图6及对应描述显示，N-FET 632a的源极通过电流源634耦合到第二电压轨（地），其漏极通过谐振腔（电感642a等）和缓冲级N-FET 652a最终连接到负载电路680a，而负载电路680a耦合在电源电压VDD（第一电压轨）和缓冲级N-FET 652a的漏极之间。因此，虽然N-FET 632a的漏极不直接连到VDD，但通过串联的谐振腔和缓冲级晶体管，其漏极电流路径最终连接到VDD和地之间。本领域技术人员可以理解，为了实现放大功能，FET的源极和漏极必须耦合在电源轨之间以形成电流通路，这是放大器工作的基本前提。因此，该特征被隐含公开。 <<<c>>> |
| 技术特征D：包括第二栅极、第二源极、以及第二漏极的第二FET，《直接公开》 | 说明书第[0071]段：“Gain stage 630 includes N-FETs 632a and 632b and a current source 634.” | 对比文件明确公开了作为差分对另一侧的N-FET 632b，其具有栅极、源极和漏极，因此该技术特征被直接公开。 <<<D>>> |
| 技术特征E：其中所述第二栅极被配置成接收所述第一差分信号的负分量，《直接公开》 | 说明书第[0071]段：“N-FETs 632a and 632b ... their gates coupled to lines Vinp and Vinm, respectively.” | 对比文件公开了N-FET 632b的栅极耦合到Vinm线，Vinm被明确为差分输入信号的负分量（见[0031]段），因此该技术特征被直接公开。 <<<E>>> |
| 技术特征F：，并且其中所述第二源极和所述第二漏极耦合在所述第一电压轨与所述第二电压轨之间，《隐含公开》 | 说明书第[0071]段：“N-FETs 632a and 632b have their sources coupled to one end of current source 634...”， 说明书第[0071]段：“The other end of current source 634 is coupled to circuit ground.”， 说明书第[0073]段：“Load circuits 680a and 680b are coupled between the drains of N-FET 652a and 652b, respectively, and the supply voltage VDD.” | 与特征C同理，N-FET 632b的源极通过电流源634耦合到地（第二电压轨），其漏极通过谐振腔和缓冲级N-FET 652b最终连接到负载电路680b，而负载电路680b耦合在VDD（第一电压轨）和缓冲级N-FET 652b的漏极之间。本领域技术人员可以理解，为了实现差分放大功能，第二FET的源极和漏极也必须耦合在电源轨之间以形成电流通路。因此，该特征被隐含公开。 <<<f>>> |
| 技术特征G：直接耦合在第三电压轨与所述第一FET的所述第一源极之间的第一电容器，《未公开》 | 无对应内容。 | 目标专利中，第一电容器直接耦合在第三电压轨（如清洁的Vreg或噪声较大的Vdd）与第一FET的源极之间，用于将电源噪声耦合到源极以实现噪声抵消。对比文件中的电容器（如646、648等）是滤波级的一部分，用于形成滤波特性，其耦合关系（如耦合在两个FET的漏极之间、或耦合在源极与地之间）和目的（滤除带外干扰）均不同于目标专利。对比文件没有公开将电容器直接耦合在某个电压轨与FET源极之间以进行电源噪声抑制的技术特征。 |
| 技术特征H：以及直接耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二电容器，《未公开》 | 无对应内容。 | 同理，对比文件没有公开将第二个电容器直接耦合在某个电压轨与第二FET源极之间的结构。其电容器（如646、648）的耦合方式和功能目标均不同。 |
| 技术特征I：，其中所述第一电压轨处的第一电源电压和所述第三电压轨处的第二电源电压两者都是基于第四电压轨来生成的。《未公开》 | 无对应内容。 | 目标专利该特征限定了第一和第三电压轨的电源电压具有共同的来源（第四电压轨），例如通过不同的电压调节器从同一个Vcc生成Vdd和Vreg（见图5）。对比文件中仅提到了电源电压VDD和电路地，未提及任何第三电压轨（如清洁电压轨Vreg），更没有公开两个电压轨的电压基于同一个第四电压轨生成的关系。 |
| 技术特征J：其特征在于，所述第一差分信号的所述正分量和所述负分量是基于所述第一电压轨处的所述第一电源电压的。《隐含公开》 | 说明书第[0031]段：“When a DVB-H or ISDB-T mode is selected, unit 112 may process the received signal and provide a differential LNA input signal on lines Vinp and Vinm.” | 对比文件公开了前级电路（天线接口单元112）生成差分输入信号Vinp和Vinm。虽然未明确说明该差分信号是基于VDD电源电压生成的，但本领域技术人员知晓，集成电路中的信号通常基于其供电电源产生和处理。前级电路112和LNA 620都工作在同一芯片上，其信号电平逻辑必然基于芯片的电源系统（包括VDD）。因此，可以合理推断所述差分信号是基于第一电压轨（VDD）处的电源电压的。该特征被隐含公开。 <<<j>>> |
| 技术特征K：其特征在于，进一步包括前级电路，所述前级电路配置成基于输入信号来生成所述第一差分信号的所述正分量和所述负分量。《直接公开》 | 说明书第[0031]段：“When a DVB-H or ISDB-T mode is selected, unit 112 may process the received signal and provide a differential LNA input signal on lines Vinp and Vinm.” | 对比文件明确公开了天线接口单元（unit 112）作为前级电路，处理接收信号并提供差分LNA输入信号Vinp和Vinm。因此，该技术特征被直接公开。 <<<K>>> |
| 技术特征L：其特征在于，所述第一电压轨处的所述第一电源电压包括比所述第三电压轨处的所述第二电源电压大的电源噪声。《未公开》 | 无对应内容。 | 该特征限定了第一电压轨（如Vdd）的噪声大于第三电压轨（如经调节的Vreg）。这是目标专利实现噪声抑制（通过将噪声同时注入栅极和源极）的前提条件之一。对比文件未提及任何第三电压轨，更没有对不同电压轨的噪声水平进行比较。 |
| 技术特征M：其特征在于，进一步包括：耦合在所述第三电压轨与所述第二电压轨之间的分压器，其中所述分压器被配置成生成偏置电压，其中所述第一电容器和所述第二电容器分别包括基于所述偏置电压的第一电容和第二电容。《未公开》 | 无对应内容。 | 该特征涉及通过分压器产生偏置电压来调节电容器的电容值或电容密度（见图6, 9）。对比文件中虽然提到了“programmable attenuator”（如922a，见[0093]段），但其是用于衰减输入信号以改变增益路径，而非用于生成偏置电压以控制电容。对比文件没有公开耦合在电压轨之间的分压器结构，也没有公开利用分压器产生的偏置电压来控制连接到FET源极的电容器。 |
| 技术特征N：其特征在于，所述第一电容器和第二电容器分别包括第一可变电容器和第二可变电容器。《隐含公开》 | 说明书第[0084]段：“Each of these capacitors may be implemented with a variable capacitor that may be tuned to account for IC process variation of on-chip capacitor.” | 对比文件在描述谐振腔中的电容器（如744a, 744b）时，提到其可以实现为可变电容器，以补偿工艺变化。虽然该可变电容器的位置（在谐振腔中，并联在电感上）和功能（设置滤波器的谐振频率）与目标专利中耦合在电压轨和FET源极之间的可变电容器不同，但对比文件确实公开了在放大器电路中使用可变电容器的概念。本领域技术人员有能力根据电路需求将电容器设计为可变的。因此，该广义的“可变电容器”特征可以被认为被隐含公开。 <<<n>>> |
| 技术特征O：其特征在于，所述第一电容器包括配置成选择性地耦合在所述第三电压轨与所述第一FET的所述第一源极之间的第一组电容路径，所述第二电容器包括配置成选择性地耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二组电容路径。《未公开》 | 无对应内容。 | 该特征详细限定了可变电容器的具体实现方式，即通过多组带开关的电容路径进行选择性耦合（见图4）。对比文件虽然提到了可变电容器，但未公开其通过多组可选择路径实现的任何具体结构，更没有公开这种结构与FET源极和第三电压轨的耦合关系。 |
| 技术特征P：其特征在于，进一步包括耦合在所述第一FET的所述第一源极与所述第二FET的所述第二源极之间的电阻器。《隐含公开》 | 说明书第[0071]段：“Gain stage 630 includes N-FETs 632a and 632b and a current source 634.”， 说明书第[0071]段：“The sources of N-FETs 632a and 632b may also be coupled directly to circuit ground, and current source 634 may be omitted.” | 目标专利中的电阻器RS用于设置放大器的低频增益。在对比文件的差分增益级630中，两个FET（632a, 632b）的源极通过一个电流源634耦合在一起。电流源在其工作区域内呈现高动态电阻。本领域技术人员知道，在放大器设计中，可以用一个电阻器来代替电流源以实现特定的偏置或增益特性，或者电流源本身可以视为一种特殊的电阻性元件。虽然对比文件明确提到的是电流源，但为了实现差分对尾电流的稳定，该节点通常需要一定的阻抗。因此，可以合理推断在FET源极之间存在一个耦合元件（电阻性或电流源），该特征被隐含公开。 <<<p>>> |
| 技术特征Q：其特征在于，进一步包括：耦合在所述第一电压轨与所述第一FET的所述第一漏极之间的第一电阻器《隐含公开》 | 说明书第[0073]段：“Load circuits 680a and 680b are coupled between the drains of N-FET 652a and 652b, respectively, and the supply voltage VDD.” | 对比文件公开了负载电路（Load circuits）680a耦合在电源电压VDD（第一电压轨）和缓冲级N-FET 652a的漏极之间。虽然负载电路可能包含除电阻器以外的其他元件（如电感），但电阻器是负载电路中最常见和基本的构成元件之一，用于提供负载并产生输出电压。本领域技术人员在阅读对比文件时，能够理解负载电路680a必然包含提供主要负载作用的阻抗元件，电阻器是其中一种基本且常规的实现方式。因此，该特征被隐含公开。 <<<q>>> |
| 技术特征R：耦合在所述第一电压轨与所述第二FET的所述第二漏极之间的第二电阻器《隐含公开》 | 说明书第[0073]段：“Load circuits 680a and 680b are coupled between the drains of N-FET 652a and 652b, respectively, and the supply voltage VDD.” | 同理，负载电路680b耦合在VDD和第二缓冲级N-FET 652b的漏极之间。本领域技术人员能够理解负载电路680b必然包含提供负载作用的阻抗元件，电阻器是常规选择。因此，该特征被隐含公开。 <<<r>>> |
| 技术特征S：其中第二差分信号的负分量是在所述第一电阻器与所述第一FET的所述第一漏极之间的第一节点处生成的《隐含公开》 | 说明书第[0073]段：“Buffer stage 650 includes N-FETs 652a and 652b, which have ... their drains coupled to lines Voutp and Voutm, respectively.”， 结合图6。 | 对比文件图6显示，输出差分信号Voutp和Voutm分别从缓冲级N-FET 652a和652b的漏极取出。虽然输出节点严格来说是缓冲级FET的漏极，但该漏极通过负载电路680a连接到VDD。因此，输出节点在功能上等同于负载（可包含电阻器）与驱动晶体管漏极之间的连接点。本领域技术人员可以理解，在负载电路包含电阻器的情况下，输出信号就是从该电阻器与驱动管漏极之间的节点取得的。因此，该特征被隐含公开。 <<<s>>> |
| 技术特征T：以及其中所述第二差分信号的正分量是在所述第二电阻器与所述第二FET的所述第二漏极之间的第二节点处生成的。《隐含公开》 | 说明书第[0073]段：“Buffer stage 650 includes N-FETs 652a and 652b, which have ... their drains coupled to lines Voutp and Voutm, respectively.”， 结合图6。 | 同理，第二差分信号的正分量Voutp是从缓冲级N-FET 652b的漏极取出的，该点同样是负载电路680b与FET 652b漏极的连接点。因此，该特征被隐含公开。 <<<t>>> |
| 技术特征U：其特征在于，进一步包括：包括第三栅极、第三源极、以及第三漏极的第三FET，其中所述第三栅极被配置成接收配置成设置经过所述第三FET的第一电流的偏置电压，并且其中，所述第三源极和所述第三漏极与所述第一FET的所述第一源极和所述第一漏极串联耦合在所述第一电压轨与所述第二电压轨之间《未公开》 | 说明书第[0071]段：“Gain stage 630 includes N-FETs 632a and 632b and a current source 634.” | 目标专利特征U和V描述了作为电流源的两个FET（M13, M14），它们与输入FET串联，并接收偏置电压以设置尾电流。对比文件增益级630中包含一个电流源634，但该电流源的具体实现未被公开，其可能是一个简单的电流源器件或一个晶体管。即使假设电流源634是一个FET，对比文件也未明确描述该FET的栅极接收偏置电压、并且其源极和漏极与输入FET 632a的源极和漏极“串联耦合”在第一和第二电压轨之间。在对比文件图6中，电流源634是耦合在两个输入FET的公共源极节点与地之间，这是一种并联的尾电流结构，而非与每个输入FET单独串联的结构。因此，该具体的串联耦合电流源FET结构未被公开。 |
| 技术特征V：以及包括第四栅极、第四源极、以及第四漏极的第四FET，其中所述第四栅极被配置成接收配置成设置经过所述第四FET的第二电流的所述偏置电压，并且其中，所述第四源极和所述第四漏极与所述第二FET的所述第二源极和所述第二漏极串联耦合在所述第一电压轨与所述第二电压轨之间。《未公开》 | 说明书第[0071]段：“Gain stage 630 includes N-FETs 632a and 632b and a current source 634.” | 同理，对比文件使用一个共用的电流源634为两个输入FET提供尾电流，而不是为每个输入FET配备一个独立的、串联耦合的电流源FET。因此，该特征未被公开。 |
<<<A>>><<<B>>><<<c>>><<<D>>><<<E>>><<<f>>><<<j>>><<<K>>><<<n>>><<<p>>><<<q>>><<<r>>><<<s>>><<<t>>>