对比文件名称：US6771124B1_Description_20260218_1751
目标专利名称：具有改进的电源噪声抑制的可变增益放大器CN108352836B
本次调用模型名称：DeepSeek最新版本模型
根据目标专利说明书和权利要求，结合对比文件US6771124B1，现进行技术特征比对如下：
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A**：包括第一栅极、第一源极、以及第一漏极的第一场效应晶体管FET，《直接公开》 | 图2及说明书描述，例如“Stage two 22 preferably comprises transistors 2Q3 and 2Q4 ...”。虽然对比文件主要使用双极型晶体管（BJT，如2Q1-2Q4），但在说明书背景技术部分明确提到了FET（场效应晶体管）作为另一种实现方式，并指出FET中寄生的栅漏电容会产生类似的米勒效应问题。说明书第2栏第5-6行提到：“In field effect transistors (FET), this parasitic feedback capacitance typically arises between the gate and the drain.” 这证明对比文件所描述的放大器电路原理同样适用于FET。因此，本领域技术人员能够毫无疑义地将图2中的晶体管（如2Q3）替换为具有栅极、源极和漏极的FET，以实现同样的放大器功能。 | 对比文件公开了放大器电路包含晶体管（如2Q3），其具有控制端（基极/栅极）、电流输入端（发射极/源极）和电流输出端（集电极/漏极）。尽管优选实施例为BJT，但对比文件明确教导了FET是等同的替代器件。因此，技术特征A所定义的“第一FET”及其三个端子已被对比文件直接公开。 |
| **特征B**：其中所述第一栅极被配置成接收第一差分信号的正分量，《直接公开》 | 图2显示晶体管2Q1和2Q3的基极连接至差分输入信号的正端。说明书第4栏第1-3行描述：“The output of stage one 21 is preferably connected to the input terminals of stage two 22.” 结合图2，第二级22的输入来自第一级21的输出，构成差分信号路径。因此，晶体管2Q3的基极（对应FET的栅极）接收的是差分信号的正分量。 | 对比文件图2明确示出了一个差分放大器电路，其中晶体管2Q3的基极（即栅极的等同输入端）连接至差分信号的正输入端。本领域技术人员能够直接且毫无疑义地确定该配置。因此，技术特征B被直接公开。 |
| **特征C**：并且其中所述第一源极和所述第一漏极耦合在第一电压轨与第二电压轨之间，《直接公开》 | 图2显示晶体管2Q3（第一放大管）的集电极（对应漏极）通过负载电阻R1连接到电源1 Vcc（第一电压轨），其发射极（对应源极）通过电阻R2和恒流源Ic2连接到地（第二电压轨）。说明书第3栏第61-64行描述：“Stage two 22 preferably comprises transistors 2Q3 and 2Q4 with fixed emitter resistors R2, variable capacitor network CE 90, connected in parallel with R2, and variable collector resistor network RC 40. Constant pull-down current source, Ic2, is preferably connected between emitter resistors R2 and biases stage two 22 transistors, 2Q3 and 2Q4.” | 对比文件明确公开了晶体管2Q3的集电极（漏极）连接至电源Vcc（第一电压轨），发射极（源极）通过电阻和恒流源连接至地（第二电压轨），即其电流路径耦合在第一电压轨（Vcc）与第二电压轨（地）之间。因此，技术特征C被直接公开。 |
| **特征D**：包括第二栅极、第二源极、以及第二漏极的第二FET，《直接公开》 | 图2及说明书描述，例如“Stage two 22 preferably comprises transistors 2Q3 and 2Q4”。与特征A同理，晶体管2Q4作为差分对管的另一半，其FET等效结构同样被隐含或直接公开。 | 对比文件公开了差分放大器包含第二晶体管（2Q4）。结合对FET的明确提及（说明书第2栏第5-6行），本领域技术人员能够毫无疑义地理解第二晶体管可被实施为具有栅极、源极和漏极的第二FET。因此，技术特征D被直接公开。 |
| **特征E**：其中所述第二栅极被配置成接收所述第一差分信号的负分量，《直接公开》 | 图2显示晶体管2Q2和2Q4的基极连接至差分输入信号的负端。作为差分对，晶体管2Q4的基极（对应栅极）接收差分信号的负分量。 | 对比文件图2明确示出了差分放大器结构，其中晶体管2Q4的基极（即栅极）连接至差分信号的负输入端。这直接对应于技术特征E。因此，该特征被直接公开。 |
| **特征F**：，并且其中所述第二源极和所述第二漏极耦合在所述第一电压轨与所述第二电压轨之间，《直接公开》 | 图2显示晶体管2Q4的集电极通过另一个负载电阻R1连接到电源1 Vcc，其发射极通过另一个电阻R2和同一个恒流源Ic2连接到地。其连接方式与晶体管2Q3对称。 | 对比文件明确公开了第二晶体管2Q4的集电极（漏极）连接至电源Vcc（第一电压轨），发射极（源极）通过电阻和恒流源连接至地（第二电压轨）。因此，技术特征F被直接公开。 |
| **特征G**：直接耦合在第三电压轨与所述第一FET的所述第一源极之间的第一电容器，《未公开》 | 对比文件图2中，可变电容网络CE 90连接在晶体管2Q3和2Q4的发射极（对应源极）与地之间。说明书第3栏第61-64行描述：“variable capacitor network CE 90, connected in parallel with R2”。地是电路中的参考地（第二电压轨），并非独立于第一、第二电压轨的“第三电压轨”。目标专利中“第三电压轨”可以是独立的电源轨（如Vreg），用于噪声注入。 | 对比文件中的电容器（CE 90）一端连接在晶体管的发射极（源极），另一端接地（即第二电压轨），而非连接到一个独立的“第三电压轨”。其作用是为高频信号提供低阻抗通路以提升高频增益（频率响应补偿），而非将来自特定电压轨的噪声耦合到源极以实现噪声抑制。因此，对比文件未公开“直接耦合在第三电压轨与第一源极之间的第一电容器”这一技术特征。 |
| **特征H**：以及直接耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二电容器，《未公开》 | 同上，对比文件中的可变电容网络CE 90是并联在差分对两个发射极电阻R2上的一个网络，并非两个独立的、分别耦合到两个源极和第三电压轨的电容器。其连接点在地（第二电压轨）一侧是共用的。 | 对比文件没有公开两个独立的电容器分别将两个晶体管的源极连接至一个独立的第三电压轨。CE 90网络的结构和连接方式与技术特征H所定义的结构不同。因此，该特征未被对比文件公开。 |
| **特征I**：，其中所述第一电压轨处的第一电源电压和所述第三电压轨处的第二电源电压两者都是基于第四电压轨来生成的。《未公开》 | 对比文件全文仅提及一个电源“1 Vcc”（见图2），并未描述存在基于另一个“第四电压轨”生成的两个不同电源电压（Vdd和Vreg）。说明书没有涉及多级电源生成或电压调节器。 | 对比文件没有公开或暗示存在“第四电压轨”，也没有公开第一和第三电压轨的电源电压均基于该第四电压轨生成的技术内容。这是一个关于电源架构的特定特征，在对比文件中没有依据。 |
| **特征J**：其特征在于，所述第一差分信号的所述正分量和所述负分量是基于所述第一电压轨处的所述第一电源电压的。《隐含公开》 | 对比文件未明确说明输入差分信号的生成是基于电源电压Vcc的。然而，在集成电路中，放大器电路的偏置和信号电平通常以电源电压为参考。图2所示的放大器由Vcc供电，其输入信号（来自前一级或外部）的电平必然与Vcc和地的供电系统兼容，才能被放大器正确处理。本领域技术人员可以合理推断，输入到放大器（如第二级22）的差分信号是基于其供电系统（即第一电压轨Vcc和第二电压轨地）的。 | 虽然对比文件未明示，但根据放大器工作的基本原理，输入信号的电平必须与放大器的电源轨相匹配，否则晶体管无法正常工作在放大区。因此，本领域技术人员能够合理推断，施加到晶体管2Q3和2Q4基极（栅极）的差分信号是基于其供电电源（第一电压轨Vcc）的。该特征被隐含公开。 |
| **特征K**：其特征在于，进一步包括前级电路，所述前级电路配置成基于输入信号来生成所述第一差分信号的所述正分量和所述负分量。《未公开》 | 对比文件图2显示了第一级放大器21，其输出作为第二级22的输入。说明书第3栏第49-51行描述：“The output of stage one 21 is preferably connected to the input terminals of stage two 22.” 第一级21本身是一个放大器，其输入来自外部（如天线或电缆），其功能是对信号进行初步放大，而非目标专利中所述的专门用于生成基于特定电源电压的差分信号以实现噪声抵消的“前级电路”。 | 对比文件中的第一级21是放大器整体增益级的一部分，其目的并非如目标专利说明书[0033]-[0037]段所强调的，是为了生成一个其噪声特性与主放大器电源噪声相关联的差分信号，以实现电源噪声在栅源极的共模抵消。目标专利的前级电路具有特定的噪声注入目的，而对比文件的第一级仅是常规的放大级。因此，该特定配置的“前级电路”未被公开。 |
| **特征L**：其特征在于，所述第一电压轨处的所述第一电源电压包括比所述第三电压轨处的所述第二电源电压大的电源噪声。《未公开》 | 对比文件仅涉及一个电源轨Vcc，并未提及存在一个噪声更小的“第三电压轨”（如Vreg），也未对任何电压轨的噪声水平进行比较。 | 该特征限定了两个不同电压轨之间的噪声相对关系，是目标专利实现噪声抑制的关键点之一。对比文件完全没有涉及这一技术内容。 |
| **特征M**：其特征在于，进一步包括：耦合在所述第三电压轨与所述第二电压轨之间的分压器，其中所述分压器被配置成生成偏置电压，其中所述第一电容器和所述第二电容器分别包括基于所述偏置电压的第一电容和第二电容。《未公开》 | 对比文件没有公开任何连接在“第三电压轨”与第二电压轨（地）之间的分压器，也没有公开通过分压器生成的偏置电压来控制电容器电容的结构。图6、8涉及的是控制可变电阻和可变电容网络的控制电压生成电路，其输入是增益控制信号Vcontrol，输出是控制MOSFET栅极的电压Vn1-Vnx，而非用于偏置电容器的固定或可调偏置电压。 | 该特征限定了为电容器提供偏置电压的特定分压器结构，对比文件中不存在这样的结构。对比文件中电容器的电容值是通过开关网络选择性接入来改变的，而非通过改变施加在其上的偏置电压来改变电容密度。 |
| **特征N**：其特征在于，所述第一电容器和第二电容器分别包括第一可变电容器和第二可变电容器。《直接公开》 | 说明书第6栏第1-3行及图9描述：“FIG. 9 illustrates the preferred embodiment of variable capacitor network CE 90. This variable capacitor is preferably formed from individual fixed capacitor units...” 图2中，CE 90并联在发射极电阻R2两端，为第二级22的两个晶体管所共用，但其本质上是一个可变电容网络。 | 对比文件明确公开了可变电容网络CE 90。虽然CE 90在图中显示为一个网络连接在两个发射极之间，但其功能等同于为每个放大管提供可变电容效应。本领域技术人员能够理解，为了实现差分对称性，该可变电容网络可以等效视为分别向两个晶体管的发射极（源极）提供可变电容。因此，技术特征N（电容器为可变电容器）被直接公开。 |
| **特征O**：其特征在于，所述第一电容器包括配置成选择性地耦合在所述第三电压轨与所述第一FET的所述第一源极之间的第一组电容路径，所述第二电容器包括配置成选择性地耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二组电容路径。《直接公开》 | 说明书第6栏第10-20行及图9描述：“FIG. 9 illustrates the preferred embodiment of variable capacitor network CE 90. This variable capacitor is preferably formed from individual fixed capacitor units by changing the number of units in parallel in a piece-wise linear fashion. A unit is formed from two capacitor-associated NMOS transistors and a single capacitor in a series combination, such as shown with 9Mn1, 9Mn2, and Cn1.” 以及“To control the variation of the capacitance in a linear and predictable manner, each capacitor unit is preferably successively activated, varied, or deactivated.” | 对比文件详细公开了可变电容网络CE 90由多个电容单元（如Cn1）通过MOSFET开关（如9Mn1， 9Mn2）选择性地并联接入电路构成。虽然CE 90网络在物理连接上是一个整体，但为了实现差分对称并控制每个支路的电容，本领域技术人员能够毫无疑义地将其理解为由分别服务于两个晶体管分支的可选电容路径组成。因此，技术特征O被直接公开。 |
| **特征P**：其特征在于，进一步包括耦合在所述第一FET的所述第一源极与所述第二FET的所述第二源极之间的电阻器。《直接公开》 | 图2明确显示固定电阻器R2连接在晶体管2Q3和2Q4的发射极（对应源极）之间。说明书第3栏第61-62行描述：“fixed emitter resistors R2”。 | 对比文件图2和说明书明确公开了电阻器R2直接连接在两个晶体管的发射极（即FET的源极）之间。该电阻器R2的作用是设置放大器的跨导和增益，与目标专利中电阻器RS的作用（设置低频增益）相同。因此，技术特征P被直接公开。 |
| **特征Q**：其特征在于，进一步包括：耦合在所述第一电压轨与所述第一FET的所述第一漏极之间的第一电阻器《直接公开》 | 图2明确显示负载电阻R1连接在电源1 Vcc（第一电压轨）和晶体管2Q3的集电极（对应漏极）之间。 | 对比文件直接公开了在第一电压轨（Vcc）和第一晶体管（2Q3）的集电极（漏极）之间耦合有电阻器R1。该电阻器作为负载电阻。因此，技术特征Q被直接公开。 |
| **特征R**：耦合在所述第一电压轨与所述第二FET的所述第二漏极之间的第二电阻器《直接公开》 | 图2明确显示另一个负载电阻R1连接在电源1 Vcc（第一电压轨）和晶体管2Q4的集电极（对应漏极）之间。 | 对比文件直接公开了在第一电压轨（Vcc）和第二晶体管（2Q4）的集电极（漏极）之间耦合有另一个电阻器R1。因此，技术特征R被直接公开。 |
| **特征S**：其中第二差分信号的负分量是在所述第一电阻器与所述第一FET的所述第一漏极之间的第一节点处生成的《直接公开》 | 图2显示差分输出信号Vout-从晶体管2Q3的集电极（即第一漏极）与负载电阻R1的连接点取出。 | 在对比文件图2的差分放大器电路中，从晶体管2Q3的集电极（对应第一漏极）和其负载电阻R1之间的节点取出的信号，即为差分输出信号的负分量（Vout-）。这属于本领域技术人员的公知常识。因此，技术特征S被直接公开。 |
| **特征T**：以及其中所述第二差分信号的正分量是在所述第二电阻器与所述第二FET的所述第二漏极之间的第二节点处生成的。《直接公开》 | 图2显示差分输出信号Vout+从晶体管2Q4的集电极（即第二漏极）与另一个负载电阻R1的连接点取出。 | 同理，从晶体管2Q4的集电极（对应第二漏极）和其负载电阻R1之间的节点取出的信号，即为差分输出信号的正分量（Vout+）。因此，技术特征T被直接公开。 |
| **特征U**：其特征在于，进一步包括：包括第三栅极、第三源极、以及第三漏极的第三FET，其中所述第三栅极被配置成接收配置成设置经过所述第三FET的第一电流的偏置电压，并且其中，所述第三源极和所述第三漏极与所述第一FET的所述第一源极和所述第一漏极串联耦合在所述第一电压轨与所述第二电压轨之间《未公开》 | 对比文件图2中，在第二级22，晶体管2Q3和2Q4的发射极（源极）通过电阻R2连接到一个恒流源“Ic2”。说明书第3栏第63-64行描述：“Constant pull-down current source, Ic2, is preferably connected between emitter resistors R2 and biases stage two 22 transistors, 2Q3 and 2Q4.” | 对比文件中使用的是一个简单的恒流源符号“Ic2”，并未公开该恒流源是由一个FET（第三FET）构成的。虽然本领域技术人员可以用FET来实现恒流源，但对比文件本身并未描述或暗示这样一个具有栅极、源极、漏极并与第一FET串联的特定FET结构。技术特征U限定了非常具体的串联FET电流源结构，该结构在对比文件中未被公开。 |
| **特征V**：以及包括第四栅极、第四源极、以及第四漏极的第四FET，其中所述第四栅极被配置成接收配置成设置经过所述第四FET的第二电流的所述偏置电压，并且其中，所述第四源极和所述第四漏极与所述第二FET的所述第二源极和所述第二漏极串联耦合在所述第一电压轨与所述第二电压轨之间。《未公开》 | 同上，对比文件中仅有一个共用的恒流源Ic2为差分对的两个晶体管2Q3和2Q4提供尾电流。 | 对比文件未公开为第二晶体管（2Q4）单独设置一个由FET构成的、串联在电源轨之间的第四电流源。恒流源Ic2是共用的，且未披露其FET实现方式。因此，技术特征V未被公开。 |
<<<A>>><<<C>>><<<D>>><<<E>>><<<F>>><<<N>>><<<O>>><<<P>>><<<Q>>><<<R>>><<<S>>><<<T>>>