**对比文件名称**：2011-03-30_CN101997629A_发明公开_CN101997629A 发送接收装置及其工作方法
**目标专利名称**：用于芯片到芯片通信的系统和方法 CN106796563B
**本次调用模型名称**：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A**：包括：总线接口，所述总线接口被配置成耦合至芯片间总线《直接公开》 | 说明书第[0103]段：“器件1被构成为具有收发功能的发送接收装置，而主机2也被构成为具有收发功能的发送接收装置，器件1与主机2之间可以进行双向通信。即，在图2所示的通信系统中，主机2向器件1输出接收信号RX，接收来自器件1的发送信号TX；器件1接收来自主机2的接收信号RX，输出接收数据DT，接收发送数据DR，把发送信号TX发送到主机2。” | 对比文件中的“器件1”作为一个发送接收装置，通过其接口与主机2进行双向通信，该接口必然被配置为耦合至连接器件1与主机2的通信总线（即芯片间总线）。本领域技术人员能够毫无疑义地确定，实现该通信功能的装置必然包含被配置为耦合至总线的总线接口。因此，技术特征A被对比文件直接公开。 |
| **B**：发射机，所述发射机包括驱动器，所述驱动器将数据信号输出到所述总线接口以供跨所述芯片间总线进行传输《隐含公开》 | 说明书第[0107]段：“在从记录媒体5读出数据的处理中，作为并串变换器的串行器(SER)14，把来自记录再生单元8的并行发送数据DR变换成与从PLL电路(PLL)13供给的单相的时钟信号TXCLK同步的串行发送信号TX，输出到主机2。” | 对比文件明确公开了“串行器(SER)14”及其功能，即生成串行发送信号TX并输出到主机。串行器是发射机的核心组成部分。在数字通信领域，将串行信号输出到外部总线（芯片间总线）必然需要驱动器电路（如输出缓冲器）来完成信号的电平转换和驱动。这是本领域公知的常识。因此，对比文件公开的串行器(SER)14必然隐含包括了将数据信号输出到总线接口的驱动器。技术特征B被对比文件隐含公开。 |
| **C**：接收机，所述接收机耦合至所述总线接口《直接公开》 | 说明书第[0106]段：“时钟数据恢复电路(CDR)11与上述非专利文献1中记载的时钟数据恢复电路大致同样地，响应由器件1接收的来自主机2的接收信号RX和从PLL电路(PLL)13生成的8相的时钟信号TXCLK，抽出再生数据DATA和再生时钟CLK，输出到解串器(DSE)15。” | 对比文件中的“时钟数据恢复电路(CDR)11”是接收路径的核心部件，其直接接收来自主机2的接收信号RX。该接收信号RX是通过总线（芯片间总线）传输的。因此，CDR电路11作为接收功能的一部分，必然耦合至接收信号的总线接口。技术特征C被对比文件直接公开。 |
| **D**：时钟数据恢复(CDR)电路，所述时钟数据恢复(CDR)电路操作地耦合至所述接收机《直接公开》 | 说明书第[0106]段：“时钟数据恢复电路(CDR)11...响应由器件1接收的来自主机2的接收信号RX...抽出再生数据DATA和再生时钟CLK...” 说明书第[0111]-[0130]段详细描述了CDR电路11的构成和工作。 | 对比文件中的“时钟数据恢复电路(CDR)11”本身即实现了接收机的核心功能——从接收信号中恢复数据和时钟。在对比文件的描述中，CDR电路11直接操作于接收信号RX。因此，CDR电路操作地耦合至接收功能（由CDR自身实现或与其前端电路共同实现）是直接且明确的。技术特征D被对比文件直接公开。 |
| **E**：锁相环(PLL)，所述锁相环(PLL)接收参考时钟信号并且将时钟信号输出到所述发射机的驱动器和所述CDR电路，《直接公开》 | 说明书第[0143]段：“相位频率比较器(PFD)131比较基准信号生成源3的基准信号Fref与来自可编程计数器(PGC)136的反馈信号FB的输出信号的相位和频率...” 第[0107]段：“串行器(SER)14...变换成与从PLL电路(PLL)13供给的单相的时钟信号TXCLK同步的串行发送信号TX...” 第[0106]段：“时钟数据恢复电路(CDR)11...响应...从PLL电路(PLL)13生成的8相的时钟信号TXCLK...” | 对比文件明确公开了PLL电路13，其接收基准信号Fref（即参考时钟信号）。PLL生成的时钟信号TXCLK（单相和8相）被输出给串行器14（发射机的一部分）和时钟数据恢复电路11（CDR）。虽然对比文件未明确提及“驱动器”，但串行器输出信号必然包含驱动器（参见特征B的论述）。因此，PLL将时钟信号输出到发射机（的驱动器）和CDR电路这一技术特征被对比文件直接公开。 |
| **F**：其中所述发射机通过所述总线接口将主时钟信号输出到所述芯片间总线上《未公开》 | 未找到相关描述。 | 在对比文件中，PLL电路13生成的时钟信号TXCLK是供给内部电路（串行器14和CDR电路11）使用的，用于同步内部操作。没有任何记载表明器件1的发射机会将此时钟信号作为“主时钟信号”通过总线接口输出到芯片间总线（即主机2与器件1之间的通信线路）上。目标专利中“主时钟信号”是专门输出给从设备作为其时钟源的，这与对比文件中的时钟信号用途和作用完全不同。因此，技术特征F既未被直接公开，也未被隐含公开。 |
| **G**：控制系统，所述控制系统操作地耦合至所述PLL和所述CDR电路，所述控制系统被配置成通过控制所述PLL来改变所述主时钟信号的频率，《直接公开》 | 说明书第[0108]段：“在频率检测器(CNT)12检测到接收信号RX的频率与发送时钟TXCLK的频率的大的差时，频率检测器(CNT)12向PLL电路(PLL)13输出频率控制信号FCS。这样的话，PLL电路(PLL)13就响应该频率控制信号FCS，控制向时钟数据恢复电路(CDR)11供给的8相的时钟信号TXCLK的周期，以缩小接收信号RX的频率与发送时钟TXCLK的频率的差的方式工作。” 说明书第[0134]-[0141]段详细描述了频率检测器12的构成。 | 对比文件中的“频率检测器(CNT)12”检测接收信号与内部时钟信号的频率差，并生成频率控制信号FCS来控制PLL电路13，从而改变PLL输出的时钟信号TXCLK的频率。频率检测器12操作地耦合至PLL电路13（输出控制信号）和CDR电路11（其接收RX信号并与TXCLK比较，频率差信息通过CDR的工作状态间接或直接反馈）。该系统被配置为通过控制PLL来改变时钟信号的频率，以达到频率同步的目的。因此，技术特征G被对比文件直接公开。 |
| **H**：其中数据传输在独立于远程从IC处的时钟活动的频率改变期间继续《未公开》 | 未找到相关描述。 | 目标专利的核心点之一是，由于从设备没有PLL/时钟，主设备改变输出时钟频率时，数据传输可以继续，不受从设备时钟稳定过程的影响。对比文件中，频率改变（通过PLL 13）是为了使器件1的内部时钟与主机2的时钟同步，以确保CDR电路能正确工作。此过程并未涉及一个“无PLL/时钟”的从设备，也未提及在频率调整期间，与主机（或另一个设备）之间的数据传输是否继续且独立于对方（主机）的时钟活动。主机2在对比文件中是有自己独立时钟的主动设备。因此，技术特征H未被公开。 |
| **I**：以及温度控制电路，所述温度控制电路操作地耦合至所述控制系统和所述CDR电路，《未公开》 | 未找到相关描述。 | 对比文件的整个说明书中均未提及任何与温度控制相关的电路、传感器或逻辑。技术特征I完全未被公开。 |
| **J**：其中所述控制系统基于温度的改变和所述温度控制电路来唤醒所述CDR电路。《未公开》 | 未找到相关描述。 | 如特征I所述，对比文件无温度控制相关内容。因此，技术特征J完全未被公开。 |
| **K**：其特征在于，进一步包括定时器控制电路，所述定时器控制电路操作地耦合至所述控制系统和所述CDR电路，其中所述控制系统基于所述定时器控制电路来周期性地唤醒所述CDR电路达一预定时间量以纠正时钟漂移。《未公开》 | 未找到相关描述。 | 对比文件的整个说明书中均未提及任何定时器控制电路，也未描述周期性地唤醒CDR电路以纠正时钟漂移的方案。技术特征K完全未被公开。 |
| **L**：其特征在于，所述温度控制电路被配置成从温度传感器接收温度信号。《未公开》 | 未找到相关描述。 | 如特征I、J所述，对比文件无温度控制相关内容，自然也无温度传感器。技术特征L完全未被公开。 |
| **M**：其特征在于，所述接收机包括可编程端电路，所述可编程端电路被配置成允许与所述接收机相关联的端阻抗的变动，并且其中所述控制系统基于到所述远程从IC的距离来配置所述端阻抗。《未公开》 | 未找到相关描述。 | 对比文件的整个说明书中均未提及接收机具有可编程端电路，也未提及基于距离配置阻抗。技术特征M完全未被公开。 |
| **N**：其特征在于，进一步包括定时器控制电路，其中所述控制系统被配置成响应于来自所述温度控制电路的信号基于所述定时器控制电路来唤醒所述CDR电路达一时间量。《未公开》 | 未找到相关描述。 | 如特征I、K所述，对比文件既无温度控制电路也无定时器控制电路。因此，技术特征N完全未被公开。 |
| **O**：其特征在于，所述发射机进一步包括串行化器，所述串行化器被配置成从所述PLL接收时钟信号。《直接公开》 | 说明书第[0107]段：“作为并串变换器的串行器(SER)14，把来自记录再生单元8的并行发送数据DR变换成与从PLL电路(PLL)13供给的单相的时钟信号TXCLK同步的串行发送信号TX，输出到主机2。” | 对比文件明确公开了发射机包括“串行器(SER)14”，并且该串行器从PLL电路(PLL)13接收时钟信号TXCLK。技术特征O被对比文件直接公开。 |
| **P**：其特征在于，进一步包括复用器，所述复用器耦合至所述PLL并且被配置成接收低速时钟信号以及选择性地将所述时钟信号或所述低速时钟信号传递至所述发射机和所述CDR电路。《未公开》 | 未找到相关描述。 | 对比文件的整个说明书中均未提及复用器、低速时钟信号以及在高速/低速时钟信号之间进行选择并传递给发射机和CDR的架构。技术特征P完全未被公开。 |
<<<A>>><<<C>>><<<D>>><<<E>>><<<G>>><<<O>>><<<b>>>