**对比文件名称**：US2004263483A1_Description_20260223_1512
**目标专利名称**：具有涂布的压电层的超声波接收器CN105264545B
**本次调用的模型名称**：DeepSeek最新版本
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A**：超声波接收器，用于检测在所述超声波接收器的第一表面处接收到的超声波能量。 <br> **未公开** | 对比文件涉及的是触摸传感器，用于检测触摸位置。例如，[0001]段指出“This invention generally relates to sensing devices. The invention is particularly applicable to such devices incorporating a material that is capable of self-generating an electrical signal in response to a touch implement.”（本发明大体上涉及感测装置。本发明尤其适用于包含能够响应触摸工具而自生电信号的材料的此类装置。）[0025]段描述了压电或热释电薄膜用于检测触摸。 | 对比文件公开的装置（触摸传感器）的功能是检测由触摸工具（如触笔、手指）施加的压力或热刺激所产生的自生电信号，从而确定触摸位置（如[0025]，[0039]段）。其作用是将机械压力或热变化转换为电信号以进行触摸定位。而目标专利中的“超声波接收器”是专门用于检测在特定表面接收到的“超声波能量”（见目标专利[0004]-[0005]，[0035]段），其作用是将反射的超声波能量转换为电信号以进行成像（如指纹）。二者检测的能量形式（触摸压力/热 vs. 超声波）、应用场景（触摸定位 vs. 超声波成像）及所起作用均不相同。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出用于检测超声波能量的接收器。因此，该技术特征未被直接公开或隐含公开。 |
| **B**：所述超声波接收器包含安置在衬底上的像素电路的阵列。 <br> **未公开** | 对比文件描述了在薄膜（如压电膜）上或两侧设置电极或电极条。例如，[0033]段提到“transmitters 150a-150d can be electrically conductive electrodes or wires. Although transmitters 150a-150d are displayed as being separate from film 110, at least a portion of the transmitters can be formed on film 110 in a suitable pattern.”（发射器150a-150d可以是导电电极或导线。虽然发射器150a-150d显示为与薄膜110分离，但至少一部分发射器可以以合适的图案形成在薄膜110上。）图4显示了电极条470-1至470-N。 | 对比文件公开的传感器结构包括一个能够自生信号的薄膜（如压电膜）以及用于检测信号的电极或电极条。这些电极通常设置在薄膜的边缘或特定位置以检测信号传播（如[0033]，[0040]段），或如图4所示的条状电极。然而，“像素电路的阵列”在目标专利中具有特定含义：它是一个在衬底上规则排列的、每个包含至少一个TFT元件和像素输入电极的电路单元集合，用于独立地接收和转换对应空间位置的超声波信号（见目标专利[0037]，[0048]段）。对比文件未描述这种由TFT等有源元件构成的、用于空间像素化感测的阵列结构。因此，该技术特征未被直接公开或隐含公开。 |
| **C**：其中通过如下操作制造所述超声波接收器：将含有聚合物的溶液涂布到像素电路的所述阵列的第一侧上。 <br> **《隐含公开》** | [0067]段：“a blend of PVDF and poly methyl methacrylate (PMMA) may be solvent coated to produce an amorphous coating.”（PVDF和聚甲基丙烯酸甲酯（PMMA）的共混物可以进行溶剂涂布以产生非晶涂层。） | 对比文件[0067]段明确公开了可以通过“溶剂涂布（solvent coated）”的方法来形成压电聚合物（PVDF）的涂层。这实质上公开了“将含有聚合物的溶液涂布”到基底上的步骤。虽然对比文件未明确提及涂布对象是“像素电路的阵列”，但其描述的制造方法是针对用于传感装置的压电薄膜的通用制备工艺。本领域技术人员为了制造包含压电层的传感器，完全有可能且合理地采用这种溶液涂布工艺将聚合物涂覆在相应的基底（包括可能设置有电路结构的基底）上。因此，该技术特征被对比文件隐含公开。 <<<c>>> |
| **D**：所述阵列中的每一个像素电路包含至少一个薄膜晶体管TFT元件和像素输入电极。 <br> **未公开** | 对比文件中未提及“薄膜晶体管（TFT）元件”或“像素输入电极”。 | 技术特征D限定了像素电路的具体构成元件（至少一个TFT和像素输入电极）。对比文件全文中未提及任何TFT（薄膜晶体管）元件。其传感器电极（如[0033]段的电极或图4的电极条）是用于信号传输的简单导电体，并非与每个像素电路对应的、用于将压电层电荷输入到TFT的“像素输入电极”。因此，该技术特征未被直接公开或隐含公开。 |
| **E**：使所述聚合物结晶以形成结晶聚合物层。 <br> **《隐含公开》** | [0067]段：“Next, the amorphous PVDF film is oriented by stretching the film in one or two directions. The stretching results in a semi-crystalline film sometimes referred to as the beta crystalline phase.”（接下来，通过在一个或两个方向上拉伸薄膜来对非晶PVDF薄膜进行取向。拉伸产生有时被称为β晶相的半结晶薄膜。） | 对比文件[0067]段描述了将非晶（amorphous）PVDF薄膜通过拉伸进行“取向（oriented）”，从而得到“半结晶（semi-crystalline）”薄膜（β晶相）的步骤。该过程实质上是使聚合物从非晶态转变为（半）结晶态，即“结晶”以形成“结晶聚合物层”。虽然具体手段（拉伸取向）与目标专利可能采用的焙烤结晶（见目标专利[0062]段）有所不同，但“使聚合物结晶”这一技术特征的本质目的是获得具有压电潜力的晶体结构，对比文件已公开了实现该目的的一种常见技术手段。本领域技术人员可以理解，为获得压电性，对聚合物进行结晶处理是必要步骤。因此，该技术特征被对比文件隐含公开。 <<<e>>> |
| **F**：以及执行成极工艺，其包含跨越所述结晶聚合物层施加电场以形成压电层以使得所述压电层与所述像素输入电极电接触。 <br> **《隐含公开》** | [0068]段：“Next, the PVDF film can be poled by placing the film in an electric filed, for example, by placing the film between two charged parallel plates. The poling field is typically 50 to 100 volts per micron...”（接下来，可以通过将PVDF薄膜置于电场中来对其进行极化，例如，将其置于两个带电的平行板之间。极化电场通常为每微米50至100伏...） | 对比文件[0068]段明确公开了对PVDF薄膜进行“极化（poled）”的工艺，该工艺包含“将薄膜置于电场中（placing the film in an electric field）”，即“跨越所述结晶聚合物层施加电场”。该步骤的目的正是为了使薄膜具有压电性，即“形成压电层”。因此，“执行成极工艺，其包含跨越所述结晶聚合物层施加电场以形成压电层”这一技术特征已被对比文件直接公开。然而，特征F中“以使得所述压电层与所述像素输入电极电接触”是所述成极工艺要达到的**结果或结构关系**的限定。由于对比文件未公开“像素输入电极”（见特征D的论述），因此该结果限定未被公开。但就“成极工艺”这一制造步骤本身而言，已被公开。根据隐含公开的宽松标准，为避免遗漏，认为对比文件隐含公开了该成极工艺步骤。 <<<f>>> |
| **G**：以及沉积在所述压电层上的接收器偏置电极，其中所述接收器偏置电极经配置以控制相应信号被传递至所述TFT元件。 <br> **未公开** | [0039]段：“According to this particular aspect of the invention, film 210 is disposed between electrically conductive layers 260 and 270.”（根据本发明的这一特定方面，薄膜210设置在导电层260和270之间。）[0040]段：“Layer 260 and/or 270 can be electrically continuous or be made of discrete components.”（层260和/或270可以是电连续的或由分立部件制成。） | 对比文件公开了在压电薄膜（film 210）的两侧设置导电层（260和270），这些导电层用于传输自生的电压信号（[0039]段）。然而，目标专利中的“接收器偏置电极”是“沉积在所述压电层上”的单一电极（如目标专利[0037]，[0049]段），其作用是“控制相应信号被传递至所述TFT元件”，即为像素电路提供偏置以控制信号读出。对比文件中的导电层（如260和270）是成对出现，主要作为信号传输电极，其功能与“偏置电极”不同，且未提及用于控制信号传递至TFT（因为对比文件无TFT）。因此，该技术特征未被直接公开或隐含公开。 |
| **H**：其中所述像素输入电极是由导电薄膜形成的。 <br> **未公开** | 对比文件中未提及“像素输入电极”。 | 由于“像素输入电极”这一特征本身未被公开（见特征D），其具体构成材料（“由导电薄膜形成”）也就无从谈起。对比文件虽然提到了导电层（如ITO，见[0051]段），但并未将其描述为像素电路的输入电极。因此，该技术特征未被直接公开或隐含公开。 |
| **I**：其中将含有聚合物的溶液涂布到像素电路的所述阵列的第一侧上包含将助粘剂涂布到所述像素电路阵列上。 <br> **未公开** | 对比文件中未提及“助粘剂（adhesion promoter）”或类似的涂布前处理步骤。 | 目标专利[0056]-[0058]段描述了在涂布聚合物溶液前或过程中，涂布助粘剂（如HMDS溶液）以改善结合力的可选步骤。对比文件的制造工艺描述（[0067]-[0068]段）中完全没有提到任何使用助粘剂的步骤。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出此特定工艺步骤。因此，该技术特征未被直接公开或隐含公开。 |
| **J**：其中通过旋涂、槽缝式涂布、浸渍、施配或喷射执行涂布含有所述聚合物的所述溶液。 <br> **《隐含公开》** | [0067]段：“a blend of PVDF and poly methyl methacrylate (PMMA) may be solvent coated to produce an amorphous coating.”（PVDF和聚甲基丙烯酸甲酯（PMMA）的共混物可以进行溶剂涂布以产生非晶涂层。） | 对比文件[0067]段公开了“溶剂涂布（solvent coated）”这一广义的涂布方法。“溶剂涂布”是本领域对使用溶液进行涂覆的通用术语，其具体实施方式可以包括旋涂、槽缝式涂布、浸渍、施配或喷射等多种常见工艺（正如目标专利[0010]段所列举）。本领域技术人员在阅读对比文件后，为了执行“溶剂涂布”，完全有可能且合理地从这些常规涂布方法中选择一种或多种来实施。因此，该技术特征被对比文件隐含公开。 <<<j>>> |
| **K**：其中所述聚合物包含铁电聚合物。 <br> **《直接公开》** | [0047]段：“Examples of polymeric piezoelectric materials include Polyvinyldene Fluoride (PVDF or PVF2), PVDF co-polymers including P(VDF-TrFE)...”（聚合物压电材料的实例包括聚偏二氟乙烯（PVDF或PVF2）、PVDF共聚物包括P(VDF-TrFE)...） | 对比文件[0047]段明确列举了PVDF及其共聚物（如P(VDF-TrFE)）作为聚合物压电材料的实例。PVDF及其共聚物是公知的铁电聚合物。因此，该技术特征被对比文件直接公开。 <<<K>>> |
| **L**：其中所述聚合物具有特性居里温度和熔点，并且使所述聚合物结晶包含在所述居里温度与所述熔点之间的温度下焙烤所述聚合物至少一小时。 <br> **未公开** | [0068]段：“The poling field is typically 50 to 100 volts per micron at a temperature of about 80 to 120 degrees Centigrade...”（极化电场通常为每微米50至100伏，温度约为80至120摄氏度...） | 对比文件[0068]段描述了极化（poling）过程中的温度条件（80-120°C），但未提及聚合物的“居里温度”和“熔点”这两个特性参数，也未描述在“居里温度与熔点之间的温度下焙烤所述聚合物至少一小时”这一具体的结晶步骤。对比文件[0067]段提到的结晶是通过“拉伸”实现的，而非“焙烤”。虽然极化过程可能涉及加热，但其主要目的是施加电场使偶极取向，而非完成结晶。因此，该技术特征未被直接公开或隐含公开。 |
| **M**：其中在执行所述成极工艺之前，施加导电材料以将所述像素电路的端子电短路到接地。 <br> **未公开** | 对比文件中未提及在执行极化工艺前，施加导电材料将电路端子短路到接地。 | 目标专利[0063]-[0064]段描述了在成极（极化）前，施加导电橡胶或银墨等导电材料，将像素电路的输入输出端子电短路到接地，以保护电压敏感组件（如TFT）。这是一个特定的保护措施。对比文件的极化工艺描述（[0068]段）中完全没有提到这一步骤。虽然提到极化时薄膜可能已带有电极（“in some cases the poling may be done with electrodes already in place on the film”），但这不同于主动施加额外导电材料进行短路保护。因此，该技术特征未被直接公开或隐含公开。 |
| **N**：其中所述导电材料是导电橡胶或导电墨水。 <br> **未公开** | 对比文件中未提及“导电橡胶（conductive rubber）”或“导电墨水（conductive ink）”。 | 由于特征M（施加导电材料进行短路）未被公开，该导电材料的具体类型（导电橡胶或导电墨水）自然也未被公开。对比文件中没有相关描述。因此，该技术特征未被直接公开或隐含公开。 |
| **O**：其中所述接收器偏置电极包含第一铜子层和第二镍子层。 <br> **未公开** | [0051]段：“Exemplary inorganic materials include transparent conductive oxides, for example indium tin oxide (ITO), fluorine doped tin oxide, antimony tin oxide (ATO), and the like.”（示例性无机材料包括透明导电氧化物，例如氧化铟锡（ITO）、氟掺杂氧化锡、锑掺杂氧化锡（ATO）等。） | 对比文件[0051]段列举了电极层可能使用的材料，如ITO等透明导电氧化物，或金属如金、铜、银（见[0051]段开头）。但并未具体公开接收器偏置电极具有“第一铜子层和第二镍子层”这样的特定多层结构。目标专利[0065]段描述的Cu/Ni双层结构是一个具体实施方案。对比文件未公开该具体结构。因此，该技术特征未被直接公开或隐含公开。 |
| **P**：其中所述第一铜子层是150埃厚，并且所述第二镍子层是850埃厚。 <br> **未公开** | 对比文件中未提及任何电极层的具体厚度数值。 | 该技术特征是对电极子层厚度的非常具体的数值限定（150埃和850埃）。对比文件中完全没有涉及任何层厚度的具体数值信息。因此，该技术特征未被直接公开或隐含公开。 |
<<<K>>><<<c>>><<<e>>><<<f>>><<<j>>>