对比文件名称：2007-01-11_US2007011118A_发明申请_US20070011118A1 Addressing Scheme for Neural Modeling and Brain-Based Devices using Special Purpose Processor
目标专利名称：用于神经模拟器的共享存储器架构CN105637541B
本次调用模型名称：GPT-4
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：执行对人工神经系统的多个人工神经元的模拟。<br>**《直接公开》** | [0030] “One embodiment of the present invention is a special purpose processor (SPP) which can include a chip to model multiple neural elements concurrently.” <br>（本发明的一个实施例是一种专用处理器（SPP），其可以包括一个芯片以同时建模多个神经元素。） | 对比文件明确公开了使用专用处理器（SPP）来建模（模拟）多个神经元素（即人工神经元）。这与目标专利中“执行对人工神经系统的多个人工神经元的模拟”这一技术特征相同。因此，本领域技术人员能够毫无疑义地从对比文件中得出该技术方案，特征A被直接公开。 |
| **技术特征B**：基于正被模拟的人工神经元的状态或类型中的至少一者来确定正被模拟的所述人工神经系统的所述人工神经元中的每一者的存储器资源需求。<br>**未被公开** | [0040] “The cores 200 can model specific types of neural units. For example, core could model visual neurons; core 1 could model audio neurons, core 2 could model hippocampus neurons and the like. The cores 200 can have coefficients that are unique to the neural type of the core and help define the type of neuron modeled by the core.” <br>（核心200可以建模特定类型的神经单元。例如，核心0可以建模视觉神经元；核心1可以建模听觉神经元，核心2可以建模海马体神经元等等。核心200可以具有专属于该核心神经类型的系数，这些系数有助于定义由该核心建模的神经元类型。） | 对比文件公开了存在不同类型的神经单元（如视觉、听觉神经元），并且核心具有与类型相关的系数。然而，对比文件完全没有提及基于神经元的“状态”或“类型”来确定其“存储器资源需求”。对比文件中描述的系数用于定义神经元模型的计算行为（如查找表LUTs），而非用于评估或确定存储该神经元数据所需的内存大小。本领域技术人员无法从对比文件公开的内容中，推理出“确定每个神经元的存储器资源需求”这一技术特征。因此，特征B既未被直接公开，也未被隐含公开。 |
| **技术特征C**：在所述模拟期间在所述存储器资源需求改变时基于所述对存储器资源需求的确定来动态地向所述人工神经元分配共享存储器池的各部分。<br>**未被公开** | [0107] “Because of this, a means of supplying a list of input sources picked from among the 65536 values in the table is proposed. Another large storage SDRAM memory can be used. The SDRAM can be accessed sequentially, similar to the weight table, but the data that will be presented by each address in the SDRAM will be a pointer to Output Storage Tables.” <br>（因此，提出了一种提供从表中65536个值中选取的输入源列表的方法。可以使用另一个大容量存储SDRAM存储器。可以顺序访问SDRAM，类似于权重表，但SDRAM中每个地址呈现的数据将是指向输出存储表的指针。） | 对比文件公开了使用共享的存储资源（如SDRAM、BRAM组成的输出存储表OST）来存储神经模拟数据。然而，对比文件描述的是一种静态或预配置的存储器访问和分配方案。存储器的组织（如OST大小、权重表大小）是基于预设的神经元素总数和连接数确定的，并在模拟开始前加载。对比文件没有提及在模拟“期间”根据“存储器资源需求改变”来“动态地”分配或重新分配共享存储器池的各部分给神经元。本领域技术人员无法从对比文件公开的顺序访问固定表结构中，推理出动态分配机制。因此，特征C既未被直接公开，也未被隐含公开。 |
| **技术特征D**：其中所述共享存储器池被实现为分布式架构。<br>**《直接公开》** | [0098] “The off-chip memory 204 and 206, such as the DRAM, can hold the stored date of the neural simulation... The on-chip memory 202, such as BRAM, can hold small coefficients and LUTs as well as be a FIFO...” <br>（片外存储器204和206，例如DRAM，可以保存神经模拟的存储数据……片上存储器202，例如BRAM，可以保存小的系数和LUT以及作为FIFO……）<br>[0115] “The output storage table 610 can be a large block of BRAM that holds the output PSP values from the neural processes... There can be 2 banks of these memories...” <br>（输出存储表610可以是一大块BRAM，用于保存神经处理过程的输出PSP值……可以有两个存储体……） | 对比文件明确描述了神经模拟系统的存储器架构包括分布在不同位置的多个存储器组件：片外DRAM（用于存储权重、PSP数据、连接表）、片上BRAM（用于输出存储表OST、系数、FIFO缓冲）。这些存储器组件共同构成了一个为整个模拟系统服务的存储资源池，并且其物理和逻辑分布特征符合“分布式架构”的表述。因此，特征D被直接公开。 |
| **技术特征E**：所述分布式架构包括存储器组、写客户机、读客户机以及将所述存储器组与所述写客户机和所述读客户机对接的路由器。<br>**《直接公开》** | [0116] “The system bus environment module 616 collects together the system bus access logic, providing registers and mux's to direct the data, address and control flags between the cores 614 and the output storage tables 610 and SDRAM. The system bus 618 will be the instantiated interface...” <br>（系统总线环境模块616汇集了系统总线访问逻辑，提供寄存器和多路复用器，以在核心614与输出存储表610和SDRAM之间引导数据、地址和控制标志。系统总线618将是实例化的接口……）<br>[0136] “The FSM controller module 800 can control the neural processing cycle... The FSM module 800 can count through the elements and cores, setting addresses in the output storage table and on the system bus as needed for each element.” <br>（FSM控制器模块800可以控制神经处理周期……FSM模块800可以遍历元素和核心，根据需要为每个元素设置输出存储表和系统总线上的地址。） | 对比文件详细描述了系统组件：1) **存储器组**：如SDRAM（权重、指针）、输出存储表OST（PSP值）。2) **写/读客户机**：神经处理单元（核心）是主要的读写客户机，它们生成数据（写）和消耗数据（读）。3) **路由器**：系统总线环境模块（616）和有限状态机（FSM）控制器（800）共同作用，管理数据流、地址生成和路由选择，在核心（客户机）和存储器组（SDRAM, OST）之间建立连接并引导数据传输，其功能相当于路由器。因此，特征E被直接公开。 |
| **技术特征F**：以及针对每个人工神经元，经由所述写客户机和所述读客户机来访问在所述模拟期间分配给该人工神经元的所述共享存储器池的部分。<br>**《直接公开》** | [0053] “The m input data and m weights are looped through multiply unit 322 and then summed in the accumulator 324... The PSP output can be stored locally and transferred to the output storage tables to be used by the other neural elements in the future.” <br>（m个输入数据和m个权重通过乘法单元322循环，然后在累加器324中求和……PSP输出可以本地存储并传输到输出存储表，以供其他神经元素未来使用。）<br>[0136] “The FSM controller... can start the sequence of flags that will pass the data through the pipeline, steering various mux's that present the data to the system bus... A system bus read can also occur to take from the cores their output data.” <br>（FSM控制器……可以启动一系列标志，使数据通过流水线，引导各种将数据呈现给系统总线的多路复用器……系统总线读取也可以发生，以从核心获取它们的输出数据。） | 对比文件公开了模拟过程中每个神经元素（神经元）的数据访问流程：每个核心（作为读客户机）从共享存储器池（如SDRAM中的权重表、OST中的输入数据）读取其对应神经元素所需的输入和权重；处理完成后，核心（作为写客户机）将结果（更新的权重、PSP输出）写回共享存储器池（SDRAM、OST）。这一过程由FSM控制器和系统总线环境（路由器）协调，针对每个神经元素顺序进行。因此，特征F被直接公开。 |
| **技术特征G**：其特征在于，所述共享存储器池的至少一部分包括位于与所述人工神经系统模拟器的处理器不同的芯片上的存储器。<br>**《直接公开》** | [0098] “The off-chip memory 204 and 206, such as DRAM, can hold the stored date of the neural simulation.” <br>（片外存储器204和206，例如DRAM，可以保存神经模拟的存储数据。） | 对比文件明确将DRAM称为“片外存储器”（off-chip memory），这意味着该存储器位于与包含处理单元（如FPGA/ASIC芯片上的核心和可能的处理器）的主芯片不同的芯片上。这直接对应于目标专利中“位于与人工神经系统模拟器的处理器不同的芯片上的存储器”。因此，特征G被直接公开。 |
| **技术特征H**：其特征在于，所述分配包括基于所述确定来改变分配给所述人工神经元的所述共享存储器池的量。<br>**未被公开** | 无相应内容。 | 对比文件描述了固定的存储器布局和分配方式，例如，OST的大小由核心数和每核心元素数预先确定（如[0115]所述），权重表的大小也相应固定。整个系统没有揭示任何能够根据神经元的实时或编译时“需求”来“改变”分配给它的存储量的机制或逻辑。分配是静态的，而非动态可变的。因此，特征H既未被直接公开，也未被隐含公开。 |
<<<A>>><<<D>>><<<E>>><<<F>>><<<G>>>