对比文件名称：2013-03-21_US2013073484A_发明申请_US20130073484A1 ELEMENTARY NETWORK DESCRIPTION FOR EFFICIENT MEMORY MANAGEMENT IN NEUROMORPHIC SYSTEMS
目标专利名称：用于神经模拟器的共享存储器架构CN105637541B
本次调用的模型名称：GPT-4
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：执行对人工神经系统的多个人工神经元的模拟<br>《直接公开》 | [0040] “... neuromorphic computer system ... image processing system ...”, <br>[0041] “... large-scale neuronal systems ...”, <br>[0042] “... neural simulator development environment ... allows a user to define an arbitrary neural system model and to execute the model on an arbitrary computational platform ...”, <br>[0050] “... the fundamental (atomic) computational unit of the network simulation model is a neuron, referred to as a ‘unit’.” | 对比文件通篇描述了一种用于仿真大规模神经系统的神经模拟器（neuromorphic computer system, neural simulator）。其明确说明允许用户定义任意的神经系统模型并在计算平台上执行该模型（[0042]），且网络仿真模型的基本计算单元是被称为“unit”的神经元（[0050]）。因此，对比文件直接公开了执行对人工神经系统（即神经模型）的模拟，该系统中包含多个人工神经元（units）。本领域技术人员能够毫无疑义地得出此技术方案。 |
| 技术特征B：基于正被模拟的人工神经元的状态或类型中的至少一者来确定正被模拟的所述人工神经系统的所述人工神经元中的每一者的存储器资源需求<br>《隐含公开》 | [0054] “Each neuronal unit may be subject to a set of rules that describe spike-generation mechanism for that unit ... Similarly, each synapse is subject to spike rules ...”, <br>[0060] “... unit_class ... provides a generic definition of a neuronal model class that specifies neuronal dynamics, allocates neuronal variables ...”, <br>[0069] “initialization ... sets the initial values of all variables and parameters of the unit. E.g., ‘float v=0; float u=0; float g_AMPA=0;’. Different unit classes may have a different number of synaptic conductances and different variable names.”, <br>[0122] “The minimal instruction set example of END enables construction of a simple event-based computer that has enough descriptive capacity to define an arbitrary neural network.” | 对比文件描述了通过定义不同的“unit_class”来指定神经元动力学、分配神经元变量（[0060]）。不同的单元类（unit classes）可以具有不同数量的突触电导和不同的变量名（[0069]）。这意味着不同类型（class）的神经元所需存储的变量（即状态）数量和类型不同，因此其存储器资源需求自然不同。虽然对比文件没有明确使用“确定存储器资源需求”这一表述，但其描述的通过类定义来分配变量（即状态存储空间）的过程，必然隐含着系统（例如编译器或链接器）需要根据神经元类型及其定义的变量（状态）来知晓并为其分配相应的内存资源。本领域技术人员能够合理推断出，要实现对比文件所述的神经网络模拟，必须基于神经元的类型（class）及其定义的状态变量来确定每个神经元所需的内存大小。 |
| 技术特征C：在所述模拟期间在所述存储器资源需求改变时基于所述对存储器资源需求的确定来动态地向所述人工神经元分配共享存储器池的各部分，<br>《未公开》 | 无对应内容。 | 对比文件描述了在模型编译/构建时根据单元类定义分配内存（如变量初始化），但未提及在模拟运行期间（runtime），神经元的存储器资源需求会发生变化，也未描述基于这种变化动态地重新分配共享存储器池的部分。目标专利强调在模拟期间需求改变时的“动态”分配，这是其区别于静态编译时分配的核心点之一。对比文件没有公开此特征。 |
| 技术特征D：其中所述共享存储器池被实现为分布式架构，<br>《直接公开》 | [0119] “... computational engine may be implemented on a multi-core processing platform, an array of single/multicore processors, an FPGA, or a programmable logic fabric ...”, <br>[0263] “END engine embodiments ... can be implemented on a standard CPU, GPU, or in an integrated circuit ...”, <br>[0259] “... model can be split into several partitions ... Each partition is executed on a single computational engine ... each computational engine comprises multiple processing units (PU), such as, for example, CPU, FPGA, MCU, all running in parallel.”, <br>[0260] “For each step, the voltages of compartments connected via external (remote) junctions are sent to their target domains. Respectively, received voltages are used to compute junction currents.” | 对比文件多次描述了神经模拟器可以在多核平台、处理器阵列、FPGA等分布式或并行硬件架构上实现（[0119], [0263]）。特别是，它详细说明了模型可以被分割成多个分区在多个计算引擎上执行，并且分区之间需要交换数据（如电压）（[0259], [0260]）。这种在多处理单元或引擎上划分模型并协调运行的架构，其使用的存储器系统本质上就是一种分布式架构。虽然对比文件没有明确使用“共享存储器池”这一术语，但分布式处理单元访问的存储器共同构成了支持模拟运行的存储资源，可以理解为一种分布式的共享存储资源池。本领域技术人员能够毫无疑义地得出其公开了分布式架构的实现。 |
| 技术特征E：所述分布式架构包括存储器组、写客户机、读客户机以及将所述存储器组与所述写客户机和所述读客户机对接的路由器<br>《未公开》 | 无对应内容。 | 对比文件虽然公开了分布式架构的概念，但并未具体描述该架构包含“存储器组、写客户机、读客户机以及路由器”这些特定的、结构化的硬件组件及其互联关系。目标专利的该特征限定了共享存储器池的一种具体硬件实现方式，涉及明确的客户机-服务器和路由结构。对比文件没有公开这种具体架构。 |
| 技术特征F：以及针对每个人工神经元，经由所述写客户机和所述读客户机来访问在所述模拟期间分配给该人工神经元的所述共享存储器池的部分。<br>《未公开》 | 无对应内容。 | 由于对比文件未公开特征E中具体的“写客户机、读客户机”架构，因此也不可能公开通过它们来访问分配给特定神经元的存储器部分的具体访问机制。 |
| 技术特征G：其特征在于，所述共享存储器池的至少一部分包括位于与所述人工神经系统模拟器的处理器不同的芯片上的存储器。<br>《直接公开》 | [0119] “... computational engine may be implemented on ... an FPGA, or a programmable logic fabric with one or more embedded processor cores.”, <br>[0248] “In certain embodiments, the computational engine comprises a single-processor computer.”, <br>[0263] “END engine embodiments ... can be implemented on a standard CPU, GPU, or in an integrated circuit (e.g., an ASIC).”, <br>结合附图10及相关描述（未在提供片段中详细列出，但根据常规计算机架构知识，DRAM通常与处理器分离）。 | 对比文件描述了计算引擎可以包含嵌入式处理器核心的FPGA或可编程逻辑结构（[0119]），也可以是在CPU、GPU或ASIC上实现（[0263]）。在提及DRAM时（例如背景中提到存储突触权重），DRAM作为片外存储器是计算机架构的常识。虽然提供的片段未明确引用“片外DRAM”的具体段落，但根据[0103]段“... synaptic weights can be stored in non-volatile memory ... separate chip ...”，以及图10（虽然未提供详细描述，但提及了“DRAM 1006”）和计算机领域的公知常识，本领域技术人员能够毫无疑义地理解，在硬件实现中，存储资源（如DRAM）通常位于与处理器核心不同的芯片上。因此，对比文件隐含地（基于公知常识）直接公开了共享存储池的一部分可以位于不同芯片上。 |
| 技术特征H：其特征在于，所述分配包括基于所述确定来改变分配给所述人工神经元的所述共享存储器池的量。<br>《未公开》 | 无对应内容。 | 对比文件描述了为不同类别的神经元定义不同数量的变量（状态），从而在编译时分配不同量的内存。但没有描述在模拟运行过程中，根据需求变化（例如状态变量大小或数量改变）来动态“改变”已分配给某个神经元的存储量。目标专利的特征H强调了分配量的可变性，这是其动态管理的特点。对比文件未公开此特征。 |
<<<A>>><<<D>>><<<G>>><<<b>>>