对比文件名称：2012-08-29_发明专利_JP5010394B2 Phase shifter
目标专利名称：223可切换的天线阵列CN105917581B
本次调用模型名称：DeepSeek
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：** 包括：阻抗电路<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利中的“阻抗电路”是一个特定的匹配网络，用于在输入端口提供阻抗匹配，以在所有操作模式下保持合理的回波损耗（参见说明书[0031]段）。对比文件（JP5010394B2）描述的是用于移相器的开关电路，其中图2、图8所示的电路包含滤波器（HPF/LPF）和开关，但并未描述一个独立或具有明确匹配功能的“阻抗电路”。虽然开关电路整体具有阻抗特性，但本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出存在一个如目标专利所述的、用于优化跨模式阻抗匹配的“阻抗电路”。 |
| **技术特征B：** 多个电感器，所述多个电感器中的每个电感器被耦合至所述阻抗电路并且被耦合到多个非接地输出端子中的一个相应端子，<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利中的每个电感器被耦合至阻抗电路，并且每个电感器耦合到一个相应的非接地输出端子（即开关的输出端子，用于连接至天线或下一级网络）（参见说明书[0029]、[0030]段及图4）。对比文件（图1、图2、图8）中的电感器L的一端连接至节点P1（相当于开关T1的漏极/输入），另一端连接至晶体管T2的漏极，并非耦合至一个明确的“阻抗电路”，也未明确揭示每个电感器耦合至一个独立的、非接地的输出端子。其电路结构与目标专利不同。 |
| **技术特征C：** 并且所述多个电感器中的每个电感器被并联耦合至多个开关中的对应开关，<br>**判断结果：未公开** | [2]段记载：“スイッチ回路は、トランジスタＴ１、Ｔ２、インダクタＬを備える。...トランジスタＴ１のドレインにインダクタＬの一端を接続し（ノードＰ１に相当）、トランジスタＴ２のソースをトランジスタＴ１のソースに接続し（ノードＰ２に相当）、さらにインダクタＬの他端をトランジスタＴ２のドレインに接続する。”（开关电路包括晶体管T1、T2、电感器L。...将电感器L的一端连接到晶体管T1的漏极（相当于节点P1），将晶体管T2的源极连接到晶体管T1的源极（相当于节点P2），并且将电感器L的另一端连接到晶体管T2的漏极。） | 目标专利中，每个电感器直接并联在对应开关的两端（开关输入和输出之间），用于谐振掉该开关关断时的电容（参见说明书[0030]-[0032]段及图4）。对比文件中的电感器L是与晶体管T2串联后，再与作为主开关的晶体管T1并联。这种连接方式（电感器与一个晶体管串联后再与另一个开关晶体管并联）与目标专利中“每个电感器并联耦合至对应开关”的结构（电感器直接并联在单一开关两端）存在本质区别。本领域技术人员无法从对比文件中直接或通过合理推断得出目标专利所要求保护的电感器-开关并联结构。 |
| **技术特征D：** 其中所述多个开关中的至少一个开关被配置为独立地被激活。<br>**判断结果：直接公开** | [2]段记载：“トランジスタＴ１は、スイッチを構成する基本素子であり、オン状態とオフ状態とをとる。一方、トランジスタＴ２は、常にオンさせておく。...トランジスタＴ１のオン状態の良否を検査する場合は、...トランジスタＴ２をオフさせるように...”（晶体管T1是构成开关的基本元件，采取导通状态和截止状态。另一方面，晶体管T2始终保持导通。...在检查晶体管T1的导通状态是否良好时，...将晶体管T2截止...） | 对比文件明确描述了晶体管T1作为主开关，可以独立地在导通（激活）和截止（去激活）状态之间切换。晶体管T2在正常操作时通常导通，但在检查（测试）模式下可以独立地被截止（去激活）。这清楚地表明开关（晶体管T1，以及可独立控制的T2）可以被独立地激活或去激活。这与目标专利中开关可独立激活的特征相同。 |
| **技术特征E：** 还包括组合器，所述组合器响应于所述多个开关并且被配置为组合由所述多个开关中的所选开关输出的信号以产生组合信号。<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利中的“组合器”（例如图4中的450）用于组合从多个开关中被选通的开关（即闭合的开关）输出的信号，以形成一个组合信号，这在可配置天线阵列的信号分配/合成网络中至关重要（参见说明书[0029], [0036]段）。对比文件描述的是用于在两条不同滤波路径（HPF和LPF）之间进行选择的移相器开关电路。其功能是选择一条路径通过信号，而不是将来自多个并行开关路径的信号进行组合。对比文件没有公开任何用于组合来自多个并行开关输出的信号的“组合器”。 |
| **技术特征F：** 其中，每个开关被配置为选择性地使从所述阻抗电路接收的信号旁路相应的电感器并从所述开关的输入传播至所述开关的输出。<br>**判断结果：直接公开** | [2]段记载：“トランジスタＴ１は、オン状態では等価的に抵抗として表され、トランジスタＴ２も抵抗として表される。したがって、スイッチ回路は、抵抗素子及びインダクタが直列に接続された回路が抵抗素子に並列接続された回路として表される。この場合は、スイッチ回路は、通常のスイッチの通過特性を示す。”（晶体管T1在导通状态下等效地表示为电阻，晶体管T2也表示为电阻。因此，开关电路表示为电阻元件及电感器串联连接的电路与电阻元件并联连接的电路。此时，开关电路显示出通常的开关的通过特性。） | 在对比文件的开关电路中，当主开关晶体管T1导通（激活）时，其呈现为一个小电阻。信号将优先通过这个低阻通路（T1）从输入（节点P1）传播到输出（节点P2，即T1的源极）。与T1并联的支路（电感器L与常通的T2串联）在信号通路中被有效地“旁路”。这与目标专利中描述的“开关被配置为选择性地使信号旁路相应的电感器”的功能完全相同。本领域技术人员可以从对比文件的电路描述和原理中毫无疑义地得出这一结论。 |
| **技术特征G：** 其中，所述多个开关中的每个开关包括晶体管，并且每个所述晶体管的大小基于标准被确定以充分平衡第一模式中的阻抗匹配与第二模式中的串联损耗。<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利说明书[0031]段明确指出，晶体管的尺寸（大小）是基于一个标准来确定的，该标准用于平衡第一模式（开关闭合）下的阻抗匹配和第二模式（开关断开）下的串联损耗（插入损耗）。对比文件完全没有提及基于此类平衡标准来确定晶体管尺寸（如沟道宽度等）。它主要关注利用电感器L与晶体管T1的关断电容形成并联谐振以提高关断状态下的隔离度，并未涉及为优化两种模式下的性能而特定设计晶体管尺寸。 |
| **技术特征H：** 其中，所述第一模式对应于闭合的开关，而所述第二模式对应于断开的开关。<br>**判断结果：直接公开** | [2]段记载：“トランジスタＴ１は、スイッチを構成する基本素子であり、オン状態とオフ状態とをとる。”（晶体管T1是构成开关的基本元件，采取导通状态和截止状态。）<br>结合上下文，导通状态即开关闭合，截止状态即开关断开。 | 目标专利中定义了两种操作模式，分别对应于开关的闭合和断开状态。对比文件明确描述了其开关电路中的晶体管T1具有“导通状态”和“截止状态”，这分别直接对应于开关的“闭合”和“断开”。因此，对比文件公开了两种模式，分别由开关的闭合（导通）和断开（截止）状态来定义。 |
| **技术特征I：** 其中，所述多个电感器中的每个电感器的大小基于与所述多个开关的多个配置相关的标准被确定。<br>**判断结果：未公开** | [2]段记载：“トランジスタＴ１がオフしたときのオフ容量とインダクタＬとの並列共振回路が形成される。したがって、...で表される周波数では、スイッチ回路のインピーダンスが極めて高く...”（当晶体管T1截止时，其截止电容与电感器L形成并联谐振电路。因此，在由...表示的频率下，开关电路的阻抗极高...） | 目标专利中确定电感器大小的标准是基于“多个开关的多个配置”，旨在所有可能的开关组合（配置）下优化性能（参见说明书[0031]-[0032]段）。对比文件仅描述了针对单个开关（T1）在单一关断状态下，电感器L的值被选择以与T1的关断电容在特定频率谐振，从而提高该关断路径的阻抗（隔离度）。它没有涉及基于多个开关的多种开/关组合（配置）来确定电感器大小的任何标准或设计方法。 |
| **技术特征J：** 其中，所述多个电感器经由公共节点被耦合至所述阻抗电路，并且其中所述至少一个开关被配置为基于控制信号的值而被激活。<br>**判断结果：未公开** | 关于控制信号：[2]段记载：“トランジスタＴ１、Ｔ２のそれぞれのゲートには、高周波信号が漏れないような抵抗素子Ｒ１、Ｒ２を介してそれぞれ制御信号ＳＧａ、ＳＧｂを供給する。”（向晶体管T1、T2各自的栅极，经由防止高频信号泄漏的电阻元件R1、R2，分别供给控制信号SGa、SGb。） | 目标专利中，多个电感器通过一个“公共节点”（如图4中的节点406）耦合至阻抗电路，并且开关基于控制信号激活。对比文件中，电感器L的一端连接至节点P1（T1的漏极），该节点可被视为一个公共连接点，但对比文件并未将该节点描述为连接至一个明确的“阻抗电路”。虽然对比文件公开了开关基于控制信号（SGa， SGb）被激活，但特征J是一个整体特征，要求“多个电感器经由公共节点被耦合至所述阻抗电路”与“开关基于控制信号激活”同时满足。由于“阻抗电路”未被公开（见特征A），因此该组合特征未被公开。 |
| **技术特征K：** 其中，所述阻抗电路包括：第二电感器，被耦合至输入并被耦合至所述多个电感器<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利的阻抗电路具体包括一个第二电感器（例如图4中的404）和一个电容器。对比文件的电路（如图1，图2，图8）中没有公开这样一个作为“阻抗电路”组成部分的、连接在输入和多个电感器之间的“第二电感器”。 |
| **技术特征L：** 以及电容器，被耦合至所述输入并被耦合至地。<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利的阻抗电路具体包括一个连接在输入和地之间的电容器（例如图4中的404）。对比文件的电路（如图1，图2，图8）中没有公开这样一个作为“阻抗电路”组成部分的、连接在输入和地之间的电容器。其电路中的电容器（如C2， C3）是构成高通或低通滤波器的元件，功能与目标专利中用于阻抗匹配的电容器不同。 |
| **技术特征M：** 其中，所述多个电感器和所述多个开关形成分配和加和网络的第一级。<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利的多个电感器和开关构成一个可配置分配和加和（CDS）网络的一级，该网络用于天线阵列，以选择性地组合来自多个天线的信号或将信号分配至多个天线（参见说明书[0022]-[0024], [0036]段）。对比文件中的开关和电感器电路是构成移相器的一部分，用于在两个不同的滤波路径（HPF和LPF）之间进行切换以产生相移。其功能是路径选择，而非信号分配与合成，且未将其描述为多级“分配和加和网络”中的任何一级。 |
| **技术特征N：** 其中，所述分配和加和网络的第二级包括第二多个开关，其中，所述第二级经由多个放大器被耦合至多个天线。<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利描述了具有多级（如第一级、第二级）的分配和加和网络，且第二级通过放大器耦合到多个天线（参见说明书[0022]-[0024], [0039]段及图3）。对比文件完全没有涉及任何多级分配和加和网络的结构，也没有提到任何级通过放大器耦合到多个天线。其电路是单级的移相器开关结构。 |
| **技术特征O：** 其中，所述分配和加和网络的所述第一级以及所述分配和加和网络的所述第二级在被耦合至所述多个天线的发射路径和接收路径之间共享。<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利明确说明了其CDS网络（包括第一级和第二级）在发射路径和接收路径之间共享（参见说明书[0027]段）。对比文件仅描述了一个用于移相功能的开关电路，没有提及任何发射路径和接收路径，更不用说在两者之间共享网络。 |
| **技术特征P：** 其中，所述第一级、所述第二级和所述多个放大器在射频集成电路内。<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利说明了其CDS网络、放大器等部件可以被包括在射频集成电路（RFIC）内（参见说明书[0024]段）。对比文件没有提及任何关于其电路部件（开关、电感器、滤波器）被集成在射频集成电路（RFIC）内的内容。 |
| **技术特征Q：** 其中，所述阻抗电路和所述多个电感器被包含到移动通信设备中。<br>**判断结果：未公开** | 未发现明确记载。 | 目标专利的装置被明确描述为应用于无线设备（如手机等移动通信设备）中（参见说明书[0004], [0013]段）。对比文件（JP5010394B2）的发明背景和应用场景是针对“移相器”和“开关电路”，特别是用于微波频段，并未提及或暗示其被包含在“移动通信设备”中。其应用场景是通用的微波电路，而非特定的移动通信终端设备。 |
<<<D>>><<<F>>><<<H>>>