对比文件名称：2000-10-24_US6137178A_发明授权_US6137178A Semiconductor metalization system and method
目标专利名称：用于基板的超细间距和间隔互连 CN105493278B
本次调用的模型名称：GPT-4
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括第一表面和第二表面的第一电介质层《直接公开》 | [2] “a dielectric layer 10 is formed over a semiconductor substrate 12” (FIGS. 3A-3H) | 对比文件明确公开了在衬底12上形成电介质层10（例如图3A），该电介质层必然具有上表面（与空气/金属层接触）和下表面（与衬底接触）。这与目标专利中“包括第一表面和第二表面的第一电介质层”的技术特征相同，且作用都是作为承载互连的绝缘层。因此被直接公开。 |
| **技术特征B**：嵌入在所述第一电介质层中的第一互连，所述第一互连包括第一侧和第二侧，所述第一侧被所述第一电介质层围绕，其中所述第二侧的至少一部分不与所述第一电介质层接触，其中所述第一互连是第一迹线《直接公开》 | [2] “another portion of the conductors 22' being recessed in a surface portion of the dielectric layer 10” (FIG. 3H); “the conductors 22' recessed into a portion of the surface of the dielectric layer 10 have upper surface portions 34 thereof disposed along the upper surface 33 of the dielectric layer 10” (结合图3H和图4的描述) | 对比文件中的导体22'是“凹入（recessed）”在电介质层10的表面部分中的导体。从图3H可见，导体22'的侧面（第一侧）被电介质层10围绕，而其上表面（第二侧）与电介质层10的上表面33齐平，即上表面的至少一部分（实际上是全部）不与电介质层10接触（暴露在凹槽14‘中）。对比文件描述这些导体可用于字线、位线等（[2] “The conductors may be used for word lines, bit lines...”），即作为信号传输的迹线。因此，该技术特征被对比文件直接公开。 |
| **技术特征C**：穿过所述第一电介质层的所述第一表面到达所述第一互连的所述第二侧的第一空腔，其中所述第一空腔具有与所述第一互连的互连宽度基本相等的空腔宽度《直接公开》 | [2] “Recesses 14' are formed in the upper portions of the upper surface of the dielectric layer 10” (FIG. 3E); “recesses 14' in the dielectric layer 10 around the via holes” (结合图3E的描述) | 对比文件中通过蚀刻在电介质层10上表面形成了凹槽（recesses）14'。该凹槽14'穿过电介质层10的上表面并到达凹槽内的导体22'的上表面（第二侧）。从图3E和图3H可以明确看出，凹槽14'的宽度与形成于其中的导体22'的宽度是基本一致的（由同一掩模开口16”和后续的金属沉积及图案化工艺决定）。因此，该技术特征被对比文件直接公开。 |
| **技术特征D**：以及包括第三侧和第四侧的第二互连，其中所述第三侧至少部分地耦合到所述第一电介质层的所述第一表面上，其中所述第二互连是第二迹线《直接公开》 | [2] “one portion of the conductors, i.e., portion 22, being disposed on one level of the dielectric layer, here the upper surface of the dielectric layer 10” (结合图3H的描述); “the conductors may be used for word lines, bit lines...” | 对比文件中的导体22被描述为设置在电介质层10的上表面（一个层级）上。这意味着导体22的下表面（相当于第三侧）与电介质层10的上表面接触（耦合）。同样，这些导体被描述为可用于字线、位线等，即作为迹线。因此，该技术特征被对比文件直接公开。 |
| **技术特征E**：以及至少部分地在所述第一空腔中的第五互连，所述第五互连耦合至所述第一互连。《未公开》 | 无 | 对比文件公开了在凹槽（第一空腔）14'中形成的导体22'（第一互连）。目标专利的特征E要求在同一个第一空腔中，除了第一互连（22‘）之外，还有一个额外的“第五互连”至少部分地位于该空腔中并耦合到第一互连。对比文件的图3H明确显示，凹槽14’中仅存在单一的导体22‘，没有另一个独立的互连结构位于该凹槽中并耦合到22’。该特征未被对比文件公开。 |
| **技术特征F**：其特征在于，进一步包括：嵌入在所述第一电介质层中的第三互连，所述第三互连包括第五侧和第六侧，所述第五侧被所述第一电介质层围绕，其中所述第六侧的至少一部分不与所述第一电介质层接触《直接公开》 | [2] “another portion of the conductors 22' being recessed in a surface portion of the dielectric layer 10” (FIG. 3H); 图3H显示了多个交替排列的导体22和22’。 | 对比文件图3H展示了多个导体22‘，它们都是凹入在电介质层10中的。每个这样的导体22’都符合特征B中关于“第一互连”的结构描述。因此，当目标专利将其中另一个这样的嵌入式互连称为“第三互连”时，其结构（侧面被围绕、上表面至少部分不接触电介质）已被对比文件直接公开。 |
| **技术特征G**：穿过所述第一电介质层的所述第一表面到达所述第三互连的所述第六侧的第二空腔，其中所述第二空腔具有与所述第三互连的第二互连宽度基本相等的第二空腔宽度《直接公开》 | [2] “recesses 14' are formed in the upper portions of the upper surface of the dielectric layer 10” (FIG. 3E); 图3H显示了每个导体22‘上方的凹槽14’。 | 如特征C所述，对比文件中每个凹入的导体22‘（第三互连）上方都存在一个对应的凹槽（第二空腔）14’。该凹槽穿过电介质层上表面到达导体22’的上表面（第六侧），且其宽度与导体22‘的宽度基本相等。因此，该技术特征被直接公开。 |
| **技术特征H**：以及所述第一电介质层的所述第一表面上的第四互连，所述第四互连包括第七侧和第八侧，其中所述第七侧耦合至所述第一电介质层的所述第一表面。《直接公开》 | [2] “one portion of the conductors, i.e., portion 22, being disposed on one level of the dielectric layer, here the upper surface of the dielectric layer 10” (结合图3H的描述) | 如特征D所述，对比文件中的导体22是设置在电介质层10上表面上的互连。当目标专利将其中另一个这样的表面互连称为“第四互连”时，其结构（下表面耦合到电介质层上表面）已被对比文件直接公开。 |
| **技术特征I**：其特征在于，所述第一互连与所述第三互连之间的横向间隔约为30微米(μm)。《未公开》 | 无 | 对比文件提到了导体之间的间距（pitch）d，并指出通过交错排列表面和嵌入式导体可以增加有效间距d’（[2] “the actual distance d'... is greater than the pitch d”）。然而，对比文件全文未提及任何具体的间距数值，特别是“30微米”这一具体数值。本领域技术人员无法从对比文件中毫无疑义地得出该具体间距。因此，该技术特征未被直接公开。 |
| **技术特征J**：其特征在于，所述第一互连与所述第三互连之间的横向间隔小于为30微米(μm)。《隐含公开》 | [2] “It is noted that the distance d is the pitch between adjacent conductors 22, 22'; however, the actual distance d'... is greater than the pitch d.” (结合图4的描述) | 对比文件虽然没有给出具体数值，但其发明目的正是为了在给定光刻间距d下，通过将导体布置在不同层级（表面和凹槽内）来获得更小的有效电容，这隐含了其致力于实现高密度布线。本领域技术人员知道，为实现更高密度，需要减小布线间距。在半导体制造领域，追求更小的特征尺寸是持续的技术发展方向。因此，本领域技术人员基于对比文件公开的交错结构可以合理推断，该结构可以被应用于实现比常规工艺更小的互连间距，包括“小于30微米”的间距，这是本领域在追求高密度互连时的合理选择和技术趋势。因此，该特征被隐含公开。 |
| **技术特征K**：其特征在于，所述第一互连与所述第二互连之间的横向间隔约为10微米(μm)，其中所述第一互连和所述第二互连是毗邻互连。《未公开》 | 无 | 对比文件没有给出任何具体的间距数值，特别是“10微米”这一具体数值。本领域技术人员无法从对比文件中毫无疑义地得出该具体间距。因此，该技术特征未被直接公开。 |
| **技术特征L**：其特征在于，所述第一互连与所述第二互连之间的横向间隔小于10微米(μm)，其中所述第一互连和所述第二互连是毗邻互连。《隐含公开》 | [2] “It is noted that the distance d is the pitch between adjacent conductors 22, 22'; however, the actual distance d'... is greater than the pitch d.” (结合图4的描述) | 与特征J的推理类似。对比文件图3H和4明确示出了表面导体22与嵌入式导体22‘是相邻的毗邻互连。对比文件的核心构思就是通过这种相邻但不同层的布置来改善间距。本领域技术人员基于该公开的结构，结合半导体技术不断微缩化、追求超细间距的普遍技术知识和需求，可以合理推断，该结构可以被实施以实现“小于10微米”的相邻互连横向间隔，以满足高密度封装的需求。因此，该特征被隐含公开。 |
| **技术特征M**：其特征在于，进一步包括：所述第一电介质层的所述第一表面上的第三互连，所述第三互连耦合至所述第一互连《未公开》 | 无 | 目标专利此处的“第三互连”是特指位于电介质层第一表面上并且“耦合至所述第一互连”的一个附加互连。对比文件中的表面导体22与嵌入式导体22’在电学上是独立的（它们通过各自的部分30连接到衬底的不同位置），图3H中没有显示一个表面导体（第三互连）直接与一个嵌入式导体（第一互连）耦合。因此，该特征未被公开。 |
| **技术特征N**：以及所述第一电介质层的所述第一表面上的第四互连，所述第四互连耦合至所述第二互连。《未公开》 | 无 | 同理，目标专利此处的“第四互连”是特指位于电介质层第一表面上并且“耦合至所述第二互连”的一个附加互连。对比文件中没有公开这样的结构。因此，该特征未被公开。 |
| **技术特征O**：其特征在于，所述第三互连和所述第四互连是焊盘。《未公开》 | 无 | 对比文件中的导体22和22’被描述为字线、位线、地址线等，即它们是延伸的“迹线”（lines）。对比文件完全没有提及“焊盘”（pads）这一用于连接凸块或焊球的特定互连结构。因此，该特征未被公开。 |
| **技术特征P**：其特征在于，所述基板是封装基板。《未公开》 | [2] “a substrate 12, here for example a semiconductor substrate” | 对比文件明确其衬底12是“半导体衬底”（semiconductor substrate），其描述的金属化系统是用于集成电路制造，例如形成DRAM单元中的互连线（[2] “for DRAM cells”）。而目标专利明确其基板是“封装基板”，两者属于不同技术领域（前道制程 vs. 后道封装），结构和功能目的不同。因此，该特征未被公开。 |
| **技术特征Q**：其特征在于，进一步包括第二电介质层。《未公开》 | 对比文件全文仅描述了单层电介质层10及其上的导体形成过程。 | 对比文件的实施例（图3A-3H）仅涉及在单一电介质层10中/上形成导体。虽然提到该工艺可用于提供第二层导体（[2] “may be used to provide a second layer of conductors”），但这指的是在已完成的结构上再叠加新的电介质层和导体层，而不是目标专利权利要求中与“第一电介质层”同时存在的“第二电介质层”。本领域技术人员无法从对比文件中毫无疑义地得出权利要求中限定的包含第二电介质层的基板结构。因此，该特征未被公开。 |
| **技术特征R**：其特征在于，所述基板被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。《未公开》 | 无 | 对比文件仅涉及半导体金属化系统和方法本身，未提及任何具体的最终电子设备应用。因此，该特征未被公开。 |
| **技术特征S**：其特征在于，所述基板被纳入移动电话中。《未公开》 | 无 | 同上，对比文件未提及任何具体的最终电子设备应用，特别是“移动电话”。因此，该特征未被公开。 |
| **技术特征T**：其特征在于，进一步包括：嵌入在所述第一电介质层中的第三互连《直接公开》 | [2] “another portion of the conductors 22' being recessed in a surface portion of the dielectric layer 10” (FIG. 3H) | 对比文件已经公开了多个嵌入在电介质层中的导体22‘。因此，“嵌入在第一电介质层中的第三互连”这一特征已被直接公开（同特征F）。 |
| **技术特征U**：以及至少部分地在所述第三互连上的第四互连。《未公开》 | 无 | 目标专利此处的“第四互连”是至少部分地位于“第三互连”之上的一个互连。对比文件图3H显示，在嵌入式导体22’（第三互连）之上是凹槽14‘的空间，其中没有其他互连结构。表面导体22是位于电介质层10的平面上，而非位于导体22’之上。因此，该特征未被公开。 |
| **技术特征V**：其特征在于，所述第三互连包括第一横截面尺寸，并且所述第四互连包括小于所述第一横截面尺寸的第二横截面尺寸。《未公开》 | 无 | 对比文件未公开一个互连位于另一个互连之上的结构，因此自然也未曾公开上下两个互连之间的横截面尺寸关系。该特征未被公开。 |
| **技术特征W**：其特征在于，所述第四互连部分地在所述第三互连上并且部分地在所述第一电介质层上。《未公开》 | 无 | 对比文件未公开一个互连部分位于另一个互连上、部分位于电介质层上的结构。该特征未被公开。 |
| **技术特征X**：其特征在于，所述第四互连是焊盘。《未公开》 | 无 | 对比文件未公开位于另一互连之上的互连，也未提及“焊盘”结构。该特征未被公开。 |
| **技术特征Y**：其特征在于，所述第三互连耦合至所述第一互连。《未公开》 | 无 | 对比文件中的嵌入式导体22‘（第三互连）通过其部分30连接到衬底12，并未显示其与另一个指定的“第一互连”（例如，另一个嵌入式导体或表面导体）直接耦合。该特征未被公开。 |
| **技术特征Z**：其特征在于，进一步包括所述第一电介质层上的第三互连。《直接公开》 | [2] “one portion of the conductors, i.e., portion 22, being disposed on one level of the dielectric layer, here the upper surface of the dielectric layer 10” (结合图3H的描述) | 对比文件已经公开了位于电介质层10上表面上的导体22。因此，“第一电介质层上的第三互连”这一特征已被直接公开（同特征D/H，只是命名不同）。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<F>>><<<G>>><<<H>>><<<T>>><<<Z>>><<<j>>><<<l>>>