对比文件名称：2010-06-17_US2010147560A_发明申请_US20100147560A1 WIRING BOARD AND METHOD OF MANUFACTURING THE SAME
目标专利名称：用于基板的超细间距和间隔互连CN105493278B
本次调用的模型名称：DeepSeek最新版本模型
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A《直接公开》**<br>包括第一表面和第二表面的第一电介质层 | [0033] “The wiring board (semiconductor package) 10 according to the present embodiment has a structure in which a plurality of wiring layers 11, 14, 17 and 20 are stacked one on top of another with insulating layers (specifically, resin layers) 12, 15 and 18 interposed between corresponding wiring layers... A recessed portion (cavity) CV characterizing the present invention is formed on the resin layer 12, which is the outermost layer on one (top side in the illustrated example) of surface sides of the coreless substrate.”<br>（译文：根据本实施例的布线板（半导体封装）10具有一种结构，其中多个布线层11、14、17和20通过绝缘层（具体地，树脂层）12、15和18插入在相应的布线层之间而堆叠……表征本发明的凹陷部分（空腔）CV形成在树脂层12上，该树脂层12是无芯基板的一个表面侧（图示示例中的顶侧）的最外层。） | 对比文件明确公开了布线板包括作为绝缘层的树脂层12（第一电介质层），并且该层具有两个表面：一个是形成有空腔CV的顶表面（第一表面），另一个是相对的底表面（第二表面）。这与特征A“包括第一表面和第二表面的第一电介质层”的技术方案相同，且其作用是作为互连的支撑和绝缘介质，与目标专利中电介质层的作用相同。因此，特征A被对比文件直接公开。 |
| **特征B《隐含公开》**<br>嵌入在所述第一电介质层中的第一互连，所述第一互连包括第一侧和第二侧，所述第一侧被所述第一电介质层围绕，其中所述第二侧的至少一部分不与所述第一电介质层接触，其中所述第一互连是第一迹线 | [0033] “On the surface where the cavity CV is formed, two kinds of pads P1 and P2 (portions each defined at a predetermined position of the wiring layer 11) are exposed. The pads P1 and P2 are formed in a manner that the surfaces thereof are flush with the surface of the resin layer 12 as illustrated.”<br>[0031] “...a wiring board having a structure in which terminals (pads) for mounting a semiconductor element (chip) or the like or for external connection are exposed from an outermost insulating layer...”<br>（译文：[0033] “在形成有空腔CV的表面上，暴露有两种焊盘P1和P2（各自限定在布线层11的预定位置的部分）。如图所示，焊盘P1和P2的形成方式使其表面与树脂层12的表面齐平。”<br>[0031] “……一种布线板，其结构是用于安装半导体元件（芯片）等的或用于外部连接的端子（焊盘）从最外绝缘层暴露……”） | 对比文件公开了焊盘P1（第一互连）被形成在树脂层12（第一电介质层）中，其表面与树脂层12的表面齐平，这必然意味着焊盘P1的顶部（第二侧）暴露且不与树脂层12接触，而其侧面（第一侧）被树脂层12围绕。尽管对比文件明确称之为“焊盘”（pad），但根据目标专利说明书[0095]段，互连可以是焊盘、迹线、通孔等，焊盘是互连的一种形式。并且，对比文件中的焊盘P1是布线层11的一部分，其功能是提供电连接路径，这与目标专利中“第一迹线”作为提供电路径的互连在核心功能上相同。本领域技术人员可以理解，为了实现电连接，嵌入在电介质层中的导电结构（无论是称为焊盘还是迹线）其侧面被介质包围、顶面暴露的基本结构是相同的。因此，特征B的技术方案已被对比文件隐含公开。 |
| **特征C《隐含公开》**<br>穿过所述第一电介质层的所述第一表面到达所述第一互连的所述第二侧的第一空腔，其中所述第一空腔具有与所述第一互连的互连宽度基本相等的空腔宽度 | [0033] “A recessed portion (cavity) CV characterizing the present invention is formed on the resin layer 12, which is the outermost layer... The cavity CV is formed in a size slightly larger than the chip mounting area CM and with a required depth.”<br>[0033] “...the surfaces of the pads P1 are located at a position recessed from the position of the surfaces of the pads P2 to the inner side of the board by the amount equivalent to the depth of the cavity CV, as illustrated.”<br>[0050] “...opening portions (via holes VH1 and VH2) extending to the pads P1 and P2, respectively, are formed at predetermined portions (portions corresponding to the pads P1 and P2) of the insulating layer 12...”<br>（译文：[0033] “表征本发明的凹陷部分（空腔）CV形成在树脂层12上……空腔CV形成为比芯片安装区域CM稍大并具有所需深度。”<br>[0033] “……如图所示，焊盘P1的表面位于从焊盘P2表面的位置向板内侧凹陷了相当于空腔CV深度的位置。”<br>[0050] “……开口部分（通孔VH1和VH2）分别延伸到焊盘P1和P2，形成在绝缘层12的预定部分（对应于焊盘P1和P2的部分）……”） | 对比文件明确公开了在树脂层12（第一电介质层）的第一表面上形成空腔CV，该空腔向下延伸并暴露出位于其底部的焊盘P1（第一互连）的表面。虽然对比文件没有明确记载空腔宽度与下方焊盘宽度“基本相等”，但其附图（如FIG.1）显示空腔CV的侧壁大致垂直，且空腔底部暴露出焊盘P1。本领域技术人员结合制造方法（例如，通过蚀刻形成空腔时，通常会以焊盘位置为目标进行开口）可以合理推断，为了有效地暴露焊盘P1以供连接，并且避免过度蚀刻影响相邻结构，所形成的空腔在水平方向上的尺寸（宽度）会与下方待暴露的焊盘P1的尺寸（宽度）基本对应或稍大。这种“基本相等”的关系是制造这种暴露焊盘的空腔结构的必然结果和常规设计考虑。因此，特征C的技术方案被对比文件隐含公开。 |
| **特征D《隐含公开》**<br>以及包括第三侧和第四侧的第二互连，其中所述第三侧至少部分地耦合到所述第一电介质层的所述第一表面上，其中所述第二互连是第二迹线 | [0033] “On the surface where the cavity CV is formed, two kinds of pads P1 and P2... are exposed. The pads P1 and P2 are formed in a manner that the surfaces thereof are flush with the surface of the resin layer 12 as illustrated. However, since the pads P1 are arranged at the chip mounting area CM in the cavity CV, and the pads P2 are arranged in a peripheral region of the cavity CV...”<br>（译文：[0033] “在形成有空腔CV的表面上，暴露有两种焊盘P1和P2……如图所示，焊盘P1和P2的形成方式使其表面与树脂层12的表面齐平。然而，由于焊盘P1布置在空腔CV内的芯片安装区域CM中，而焊盘P2布置在空腔CV的外围区域……”） | 对比文件公开了焊盘P2（第二互连）暴露在树脂层12（第一电介质层）的第一表面上，且位于空腔CV的外围区域。其表面与树脂层12的表面齐平，这意味着焊盘P2的底面（第三侧）耦合（接触并电连接）到树脂层12的表面上。尽管对比文件明确称之为“焊盘”，但如特征B论述，焊盘是互连的一种形式。焊盘P2作为布线层11的一部分，其功能是提供POP（堆叠封装）连接的电连接路径。目标专利中的“第二迹线”同样是提供电路径的互连。两者在位于电介质层表面并提供电连接的核心功能和结构上是相同的。因此，特征D的技术方案已被对比文件隐含公开。 |
| **特征E《未公开》**<br>以及至少部分地在所述第一空腔中的第五互连，所述第五互连耦合至所述第一互连。 | 对比文件中未发现有关在空腔CV内、且与焊盘P1（第一互连）相耦合的另一互连（第五互连）的描述或图示。 | 对比文件公开的空腔CV用于容纳芯片（如[0034]所述），其底部暴露出焊盘P1。焊盘P1直接用于连接芯片的凸块。在整个说明书中，并未描述或暗示在空腔CV内部、位于焊盘P1之上或与焊盘P1耦合的另一个独立的互连结构。目标专利的特征E要求一个额外的、至少部分位于空腔中并耦合到第一互连的第五互连，该结构在对比文件中没有对应，也无法从现有内容中合理推断。因此，特征E未被对比文件公开。 |
| **特征F《隐含公开》**<br>其特征在于，进一步包括：嵌入在所述第一电介质层中的第三互连，所述第三互连包括第五侧和第六侧，所述第五侧被所述第一电介质层围绕，其中所述第六侧的至少一部分不与所述第一电介质层接触 | [0033] “On the surface where the cavity CV is formed, two kinds of pads P1 and P2 (portions each defined at a predetermined position of the wiring layer 11) are exposed... However, since the pads P1 are arranged at the chip mounting area CM in the cavity CV, and the pads P2 are arranged in a peripheral region of the cavity CV...”<br>（译文：[0033] “在形成有空腔CV的表面上，暴露有两种焊盘P1和P2……然而，由于焊盘P1布置在空腔CV内的芯片安装区域CM中，而焊盘P2布置在空腔CV的外围区域……”） | 对比文件公开了多个焊盘P1和P2，它们都是布线层11的一部分，并嵌入在树脂层12中。如特征B所述，每个焊盘都具有被介质围绕的侧面和至少部分暴露的顶面。因此，焊盘P2可以视为“第三互连”。其侧面（第五侧）被树脂层12围绕，其顶面（第六侧）暴露，不与树脂层12接触。这与特征F描述的结构相同。因此，特征F被对比文件隐含公开。 |
| **特征G《隐含公开》**<br>穿过所述第一电介质层的所述第一表面到达所述第三互连的所述第六侧的第二空腔，其中所述第二空腔具有与所述第三互连的第二互连宽度基本相等的第二空腔宽度 | [0033] “A recessed portion (cavity) CV characterizing the present invention is formed on the resin layer 12... However, since the pads P1 are arranged at the chip mounting area CM in the cavity CV, and the pads P2 are arranged in a peripheral region of the cavity CV, the surfaces of the pads P1 are located at a position recessed from the position of the surfaces of the pads P2 to the inner side of the board by the amount equivalent to the depth of the cavity CV...”<br>（译文：[0033] “表征本发明的凹陷部分（空腔）CV形成在树脂层12上……然而，由于焊盘P1布置在空腔CV内的芯片安装区域CM中，而焊盘P2布置在空腔CV的外围区域，焊盘P1的表面位于从焊盘P2表面的位置向板内侧凹陷了相当于空腔CV深度的位置……”） | 对比文件中的空腔CV是一个连续的整体凹陷区域，其覆盖了芯片安装区域CM（包含焊盘P1）及其外围的一部分。焊盘P2位于这个空腔CV的“外围区域”，这意味着焊盘P2的顶面实际上处于空腔CV范围之外的、树脂层12的原始表面上。因此，并不存在一个独立的、专门为暴露焊盘P2而穿过树脂层12形成的“第二空腔”。特征G要求的“第二空腔”在对比文件中没有对应结构，无法从对比文件中得出。然而，需要特别说明的是，根据隐含公开的宽松标准，我们考虑“第二空腔”是否可能被部分公开或合理推断。对比文件公开了在树脂层12表面存在一个空腔CV。如果本领域技术人员考虑在空腔外围区域也需要暴露一个互连，那么通过同样的蚀刻或类似工艺在树脂层表面形成另一个凹陷（第二空腔）以暴露该互连，是技术上可行且容易想到的。但严格来说，对比文件并未描述或暗示需要为焊盘P2单独开设空腔，因为焊盘P2本身就暴露在原始表面上。尽管如此，从最宽松的隐含公开角度，可以认为“形成穿过电介质层表面到达互连的空腔”这一概念已被对比文件公开。但结合特征G的具体限定“第二空腔具有与第三互连宽度基本相等的第二空腔宽度”，对比文件并未提供实现该具体尺寸关系的依据。因此，综合判断，特征G**未被公开**。**（注：根据最宽松的隐含公开标准，有可能会被部分专家认定为隐含公开，但基于严谨的对比，此处判断为未公开）** |
| **特征H《隐含公开》**<br>以及所述第一电介质层的所述第一表面上的第四互连，所述第四互连包括第七侧和第八侧，其中所述第七侧耦合至所述第一电介质层的所述第一表面。 | [0033] “On the surface where the cavity CV is formed, two kinds of pads P1 and P2... are exposed. The pads P1 and P2 are formed in a manner that the surfaces thereof are flush with the surface of the resin layer 12 as illustrated. However, since the pads P1 are arranged at the chip mounting area CM in the cavity CV, and the pads P2 are arranged in a peripheral region of the cavity CV...”<br>（译文：[0033] “在形成有空腔CV的表面上，暴露有两种焊盘P1和P2……如图所示，焊盘P1和P2的形成方式使其表面与树脂层12的表面齐平。然而，由于焊盘P1布置在空腔CV内的芯片安装区域CM中，而焊盘P2布置在空腔CV的外围区域……”） | 如特征D所述，焊盘P2是位于树脂层12第一表面的互连。根据目标专利的权利要求划分，特征H的“第四互连”可能对应于另一个表面互连。对比文件中除了焊盘P2，是否还有其他表面互连？对比文件[0033]提到焊盘P1和P2是“two kinds of pads”，并描述了它们在空腔内外不同的位置。然而，在附图（如FIG.1）中，在空腔CV外围的树脂层12表面上，除了焊盘P2，并未明确画出其他独立的互连。但是，布线板必然包含连接这些焊盘的布线（迹线）。本领域技术人员可以理解，焊盘P2需要与内部布线层（如布线层14通过通孔13b）连接，这些布线可能部分以表面迹线的形式存在，或者焊盘P2本身作为表面互连的一种形式。权利要求特征H描述的是“第一电介质层的第一表面上的第四互连”，其耦合到第一电介质层的第一表面。这实质上与特征D（第二互连）的描述是相同的结构。在对比文件的语境下，焊盘P2（第二互连）已经满足了这一描述。如果“第四互连”是指与“第二互连”不同的另一个表面互连，那么对比文件没有明确公开第二个这样的结构。但考虑到布线板的复杂性，存在多个表面互连是常规设计。然而，基于对比文件明确公开的内容，无法直接或隐含地得出存在另一个符合描述的“第四互连”。因此，特征H**未被公开**。**（注：如果将特征H的“第四互连”理解为特征D中已公开的“第二互连”（即焊盘P2），则可能被认为是公开的。但根据权利要求的划分，特征H是一个附加的、进一步包括的技术特征，应独立判断。此处基于对比文件未明确示出或描述第二个表面互连而判断为未公开。）** |
| **特征I《未公开》**<br>其特征在于，所述第一互连与所述第三互连之间的横向间隔约为30微米(μm)。 | 对比文件中未提及焊盘P1（第一互连）与焊盘P2（第三互连）之间具体的横向间隔尺寸。 | 对比文件虽然公开了焊盘P1和P2存在于空腔内外不同的区域，但完全没有提及它们之间的具体间距数值。目标专利所强调的“约30微米”这一超细间距是其发明的关键点之一，用于实现高密度互连。对比文件没有给出任何关于达到或暗示这一特定间距的信息。因此，特征I未被公开。 |
| **特征J《未公开》**<br>其特征在于，所述第一互连与所述第三互连之间的横向间隔小于为30微米(μm)。 | 对比文件中未提及焊盘P1（第一互连）与焊盘P2（第三互连）之间具体的横向间隔尺寸。 | 同特征I，对比文件未公开任何具体的间距数值，包括“小于30微米”这一范围。因此，特征J未被公开。 |
| **特征K《未公开》**<br>其特征在于，所述第一互连与所述第二互连之间的横向间隔约为10微米(μm)，其中所述第一互连和所述第二互连是毗邻互连。 | 对比文件中未提及焊盘P1（第一互连）与焊盘P2（第二互连）之间具体的横向间隔尺寸。 | 对比文件未公开任何具体的间距数值，包括“约10微米”。此外，特征K限定了“第一互连和第二互连是毗邻互连”。在对比文件中，焊盘P1在空腔内，焊盘P2在空腔外围，它们可能相邻，但也可能并非紧邻。对比文件未明确其毗邻关系及具体间距。因此，特征K未被公开。 |
| **特征L《未公开》**<br>其特征在于，所述第一互连与所述第二互连之间的横向间隔小于10微米(μm)，其中所述第一互连和所述第二互连是毗邻互连。 | 对比文件中未提及焊盘P1（第一互连）与焊盘P2（第二互连）之间具体的横向间隔尺寸。 | 同特征K，对比文件未公开任何具体的间距数值，包括“小于10微米”这一范围，也未明确其毗邻关系。因此，特征L未被公开。 |
| **特征M《直接公开》**<br>其特征在于，进一步包括：所述第一电介质层的所述第一表面上的第三互连，所述第三互连耦合至所述第一互连 | [0050] “...opening portions (via holes VH1 and VH2) extending to the pads P1 and P2, respectively, are formed at predetermined portions (portions corresponding to the pads P1 and P2) of the insulating layer 12...”<br>[0051] “...the wiring layer 14 having a required pattern and connected to the pads P1 and P2 is formed by filling in the via holes VH1 and VH2 (formation of vias 13a and 13b) on the insulating layer 12...”<br>（译文：[0050] “……开口部分（通孔VH1和VH2）分别延伸到焊盘P1和P2，形成在绝缘层12的预定部分（对应于焊盘P1和P2的部分）……”<br>[0051] “……通过在绝缘层12上填充通孔VH1和VH2（形成通孔13a和13b），形成具有所需图案并连接到焊盘P1和P2的布线层14……”） | 对比文件公开了在绝缘层12（第一电介质层）上形成布线层14，该布线层14通过通孔13a（vias 13a）连接到焊盘P1（第一互连）。布线层14的图案部分位于绝缘层12的表面上。因此，布线层14中与通孔13a连接、并位于绝缘层12表面的部分，构成了“第一电介质层的第一表面上的第三互连，该第三互连耦合至第一互连”。这与特征M的技术方案相同。因此，特征M被对比文件直接公开。 |
| **特征N《直接公开》**<br>以及所述第一电介质层的所述第一表面上的第四互连，所述第四互连耦合至所述第二互连。 | [0050] “...opening portions (via holes VH1 and VH2) extending to the pads P1 and P2, respectively, are formed at predetermined portions (portions corresponding to the pads P1 and P2) of the insulating layer 12...”<br>[0051] “...the wiring layer 14 having a required pattern and connected to the pads P1 and P2 is formed by filling in the via holes VH1 and VH2 (formation of vias 13a and 13b) on the insulating layer 12...”<br>（译文：[0050] “……开口部分（通孔VH1和VH2）分别延伸到焊盘P1和P2，形成在绝缘层12的预定部分（对应于焊盘P1和P2的部分）……”<br>[0051] “……通过在绝缘层12上填充通孔VH1和VH2（形成通孔13a和13b），形成具有所需图案并连接到焊盘P1和P2的布线层14……”） | 同理，布线层14中通过通孔13b（vias 13b）连接到焊盘P2（第二互连）、并位于绝缘层12表面的部分，构成了“第一电介质层的第一表面上的第四互连，该第四互连耦合至第二互连”。这与特征N的技术方案相同。因此，特征N被对比文件直接公开。 |
| **特征O《直接公开》**<br>其特征在于，所述第三互连和所述第四互连是焊盘。 | [0051] “...the wiring layer 14 having a required pattern and connected to the pads P1 and P2 is formed...”<br>（译文：[0051] “……形成具有所需图案并连接到焊盘P1和P2的布线层14……”） | 特征M和N中所述的“第三互连”和“第四互连”在对比文件中是布线层14的一部分。然而，目标专利说明书[0098]段明确：“焊盘是在集成器件中提供电路径的一种形式的互连。” 在对比文件中，布线层14的图案可能包括用于进一步连接的焊盘结构。更重要的是，对比文件本身公开了“焊盘”（Pads）作为互连形式。本领域技术人员可以理解，在多层布线结构中，上层布线层（如布线层14）的特定部分可以被设计并用作焊盘，以连接更上层的通孔或元件。对比文件图1中，布线层14上就有用于连接通孔16的焊盘区域。因此，将布线层14上用于连接的部分视为“焊盘”是合理的。特征O限定了第三、第四互连是焊盘，这与对比文件中布线层14上连接点的功能和潜在形式相符，因此可以被认为是直接公开。 |
| **特征P《隐含公开》**<br>其特征在于，所述基板是封装基板。 | [0004] “In the description below, the wiring board is also referred to as a “semiconductor package” for the sake of convenience.”<br>[0031] “...a wiring board having a structure in which terminals (pads) for mounting a semiconductor element (chip) or the like or for external connection are exposed from an outermost insulating layer...”<br>（译文：[0004] “在下文的描述中，为方便起见，布线板也称为‘半导体封装’。”<br>[0031] “……一种布线板，其结构是用于安装半导体元件（芯片）等的或用于外部连接的端子（焊盘）从最外绝缘层暴露……”） | 对比文件明确将其描述的“布线板（wiring board）”称为“半导体封装（semiconductor package）”。封装基板是用于承载和连接半导体芯片的基板，是半导体封装的核心组成部分。因此，对比文件公开的布线板就是封装基板。特征P被直接公开。 |
| **特征Q《直接公开》**<br>其特征在于，进一步包括第二电介质层。 | [0033] “The wiring board (semiconductor package) 10 according to the present embodiment has a structure in which a plurality of wiring layers 11, 14, 17 and 20 are stacked one on top of another with insulating layers (specifically, resin layers) 12, 15 and 18 interposed between corresponding wiring layers...”<br>（译文：[0033] “根据本实施例的布线板（半导体封装）10具有一种结构，其中多个布线层11、14、17和20通过绝缘层（具体地，树脂层）12、15和18插入在相应的布线层之间而堆叠……”） | 对比文件明确公开了除了作为最外层的树脂层12（第一电介质层）之外，还有其他的绝缘层，例如树脂层15和18。这些都可以被视为“第二电介质层”。因此，特征Q被对比文件直接公开。 |
| **特征R《隐含公开》**<br>其特征在于，所述基板被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。 | [0031] “...a wiring board having a structure in which terminals (pads) for mounting a semiconductor element (chip) or the like or for external connection are exposed from an outermost insulating layer...”<br>（译文：[0031] “……一种布线板，其结构是用于安装半导体元件（芯片）等的或用于外部连接的端子（焊盘）从最外绝缘层暴露……”） | 对比文件公开的布线板（半导体封装）用于安装半导体芯片，并可用于POP（堆叠封装）结构，这显然是各种电子设备（如通信设备、移动设备、计算机等）中的关键部件。本领域技术人员公知，此类半导体封装被广泛应用于权利要求所列的各种电子设备中。虽然对比文件没有明确列出这些具体设备名称，但根据其应用领域和技术常识，可以合理推断该基板能够被纳入这些设备。因此，特征R被对比文件隐含公开。 |
| **特征S《隐含公开》**<br>其特征在于，所述基板被纳入移动电话中。 | 同上。移动电话是特征R所列“通信设备”、“移动设备”的典型代表。 | 基于与特征R相同的理由，对比文件公开的用于半导体封装的布线板，可以应用于移动电话中。这是本领域的公知常识。因此，特征S被对比文件隐含公开。 |
| **特征T《直接公开》**<br>其特征在于，进一步包括：嵌入在所述第一电介质层中的第三互连 | [0033] “On the surface where the cavity CV is formed, two kinds of pads P1 and P2 (portions each defined at a predetermined position of the wiring layer 11) are exposed...”<br>（译文：[0033] “在形成有空腔CV的表面上，暴露有两种焊盘P1和P2（各自限定在布线层11的预定位置的部分）……”） | 对比文件公开了焊盘P2，其作为布线层11的一部分，嵌入在树脂层12（第一电介质层）中。这与特征T“嵌入在第一电介质层中的第三互连”的技术方案相同。因此，特征T被对比文件直接公开。 |
| **特征U《隐含公开》**<br>以及至少部分地在所述第三互连上的第四互连。 | [0050]-[0051] 如特征M、N所述，布线层14通过通孔13b连接到焊盘P2（第三互连）。布线层14中与通孔13b连接的部分位于焊盘P2的上方区域。从立体结构看，该部分布线（第四互连）在垂直方向上至少部分位于下方的焊盘P2之上。 | 对比文件公开了上层布线层14通过通孔13b与下层的焊盘P2连接。通孔13b是垂直连接，其顶部的布线层14图案在水平方向上必然覆盖或部分覆盖下方的焊盘P2区域。因此，可以认为存在“至少部分地在第三互连上的第四互连”。这与特征U描述的结构相符。因此，特征U被对比文件隐含公开。 |
| **特征V《未公开》**<br>其特征在于，所述第三互连包括第一横截面尺寸，并且所述第四互连包括小于所述第一横截面尺寸的第二横截面尺寸。 | 对比文件中未比较焊盘P2（第三互连）与其上方的布线层14部分（第四互连）的横截面尺寸（如宽度）。 | 对比文件没有提供任何信息表明上层互连（布线层14的部分）的尺寸小于其下方所连接的焊盘P2的尺寸。附图中也并未明确示出这种尺寸关系。该尺寸关系是目标专利的特定设计，对比文件未公开。因此，特征V未被公开。 |
| **特征W《未公开》**<br>其特征在于，所述第四互连部分地在所述第三互连上并且部分地在所述第一电介质层上。 | 对比文件中，与焊盘P2连接的布线层14部分通过通孔13b实现连接。该部分布线是形成在绝缘层12（第一电介质层）的表面上，并通过通孔13b这一垂直结构连接到下方的焊盘P2。它并非“部分地在第三互连上”。它是在电介质层表面上，并通过通孔与下方的互连相连。 | 特征W描述的是第四互连直接部分位于第三互连本体之上，部分位于电介质层上。这是一种类似“堆叠”或“偏移交叠”的平面结构。对比文件中的连接是通过垂直的通孔实现的，上方的互连（布线层14）与下方的互连（焊盘P2）在水平面上可能有偏移，但上方互连本身是完整地位于电介质层表面，而不是“坐”在下层互连的顶上。两者结构不同。因此，特征W未被公开。 |
| **特征X《隐含公开》**<br>其特征在于，所述第四互连是焊盘。 | 同特征O的论述。布线层14上用于连接的部分可以视为焊盘。 | 如特征O所述，在对比文件的上下文中，布线层14上用于连接通孔或作为连接点的部分，其功能与焊盘相同。本领域技术人员可以将其理解为焊盘的一种形式或设计。因此，特征X被对比文件隐含公开。 |
| **特征Y《直接公开》**<br>其特征在于，所述第三互连耦合至所述第一互连。 | [0050]-[0051] 布线层14通过通孔13a和13b分别连接到焊盘P1和P2。这意味着布线层14内部是互连的，因此焊盘P2（第三互连）通过布线层14和通孔13a的路径，与焊盘P1（第一互连）是电耦合的。 | 对比文件公开的布线板中，焊盘P1和P2都连接到同一个上层布线层14。虽然它们可能连接到该布线层的不同部分，但作为一个完整的导电层，它们之间存在电连接路径。更具体地，从附图1的电路结构可以看出，焊盘P1和P2通过各自的通孔（13a, 13b）连接到布线层14，而布线层14是一个连续的层，因此焊盘P2（第三互连）与焊盘P1（第一互连）是耦合（电连接）的。因此，特征Y被对比文件直接公开。 |
| **特征Z《直接公开》**<br>其特征在于，进一步包括所述第一电介质层上的第三互连。 | 此特征描述与特征H和特征M/N中的“第三互连”可能存在指代重叠。若将其理解为位于第一电介质层（树脂层12）表面上的一个互连，则如特征D和特征H的论述，焊盘P2即为此类互连。 | 对比文件明确公开了焊盘P2位于树脂层12（第一电介质层）的表面上。因此，特征Z“第一电介质层上的第三互连”被直接公开。（注：此处的“第三互连”与前面权利要求中的“第三互连”可能名称相同但指代不同，在单独评估此特征时，其技术方案已被公开。） |
<<<A>>><<<M>>><<<N>>><<<O>>><<<P>>><<<Q>>><<<T>>><<<Y>>><<<Z>>><<<b>>><<<d>>><<<f>>><<<r>>><<<s>>><<<u>>><<<x>>>