**对比文件名称：** 2000-06-23_JP2000174283A_发明专利_JP2000174283A Semiconductor device with soi structure
**目标专利名称：** 249具有扩散势垒区的晶体管CN105981145B
**本次调用的模型名称：** 深度分析模型
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：基板 | 【００３９】...シリコン基板１上に、埋め込み絶縁膜２及び表面シリコン層３が積層されて、ＳＯＩ構造の基板が用いられている。 (中文翻译：在硅基板1上，层叠有埋入绝缘膜2及表面硅层3，使用了SOI结构的基板。) | 对比文件明确公开了其半导体装置包括“シリコン基板１”（硅基板）。该基板是器件的基础支撑结构。因此，技术特征A被对比文件**直接公开**。 |
| **技术特征B**：形成在所述基板的第一区域的表面上的扩散势垒区，其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的 | 【００４０】...Ｐ型の表面チャネル４の直下であって、低濃度不純物拡散層８、９間には、図2の不純物濃度のプロファイルに示したように、表面チャネル４よりも不純物濃度が高く設定されたＰ型の高濃度不純物拡散層５が形成されており... (中文翻译：...在P型表面通道4的正下方、低浓度不纯物扩散层8、9之间，如图2的不纯物浓度分布所示，形成了不纯物浓度设定得比表面通道4更高的P型高浓度不纯物扩散层5...) | **目标专利中**，扩散势垒区（108）是由具有特定高带隙能量的材料（如AlAs）形成的物理层，其核心作用是**利用材料本身的带隙特性来阻挡掺杂物的扩散**。<br>**对比文件中**，高浓度不纯物扩散层（5）是通过离子注入和退火在硅基板（或表面硅层）内形成的**掺杂浓度更高的区域**，其作用是**作为背栅（或体区）来调控阈值电压**，并降低电阻。对比文件全文未提及该层由不同于硅的、具有高带隙能量的特定材料（如III-V族化合物）形成，也未描述其利用带隙差异来阻挡掺杂物扩散的功能。<br>因此，虽然两者都位于沟道/通道区之下，但**结构、材料和功能本质不同**。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出目标专利中由特定高带隙材料构成的“扩散势垒区”。该技术特征**未被公开**。 |
| **技术特征C**：形成在所述扩散势垒区的表面上的沟道区，其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成 | 【００４０】...表面シリコン層３の表面であって、ソース／ドレイン領域６、７間には、Ｐ型の表面チャネル４が配置している。 (中文翻译：...在表面硅层3的表面、源/漏区域6、7之间，配置有P型的表面通道4。) | **目标专利中**，沟道区（110）是形成在扩散势垒区（108）之上的一个**独立的层**，由具有较低带隙能量的特定第二材料（如GaAs）形成。<br>**对比文件中**，表面通道（4）是表面硅层（3）**顶部的一个区域**，通过注入相反类型的掺杂物来调整其掺杂浓度而形成，其材料仍然是硅。对比文件未提及该区域由不同于硅的、具有特定低带隙能量的材料形成，也未提及与下方层存在带隙能量差异。<br>因此，技术特征C**未被公开**。 |
| **技术特征D**《直接公开》：以及耦合到所述基板的所述第一区域的背栅触点，所述背栅触点延伸到所述基板的所述第一区域中。 | 【００４０】...この高濃度不純物拡散層５が外部電圧１０に接続されている。 (中文翻译：...该高浓度不纯物扩散层5与外部电压10相连接。)<br>【００４３】...それぞれ１箇所で外部電圧１０、２０に接続されている。 (中文翻译：...分别在一处与外部电压10、20相连接。)<br>结合图1、3可知，该连接需要通过接触孔等结构实现，意味着触点必然延伸到高浓度不纯物扩散层（第一区域）中。 | 对比文件明确公开了高浓度不纯物扩散层（5，相当于目标专利中基板的第一区域/重掺杂区）与外部电压（10）相连接。为了实现电连接，本领域技术人员能够毫无疑义地理解，必须存在一个从器件外部延伸到该高浓度层的电接触结构，即“背栅触点”。该触点的作用与目标专利中背栅触点（144）的作用相同，都是将外部偏压施加到作为背栅的掺杂区以控制阈值电压。因此，技术特征D被对比文件**直接公开**。 |
| **技术特征E**《直接公开》：其特征在于，所述第一区域具有比所述沟道区更高的掺杂浓度。 | 【００２０】...表面チャネルの第１導電型不純物濃度をＮａ、埋め込み絶縁膜付近の高濃度不純物拡散層の第１導電型不純物濃度をＮｂとすると、Ｎｂ＞＞Ｎａとなるように不純物濃度が設定される。 (中文翻译：...设表面通道的第1导电型不纯物浓度为Na，埋入绝缘膜附近的高浓度不纯物扩散层的第1导电型不纯物浓度为Nb，则不纯物浓度被设定为Nb>>Na。) | 对比文件说明书[0020]段明确记载了沟道区（表面通道4）的掺杂浓度（Na）远低于其下方第一区域（高浓度不纯物扩散层5）的掺杂浓度（Nb），即Nb >> Na。这与技术特征E的描述完全一致。因此，该技术特征被对比文件**直接公开**。 |
| **技术特征F**：其特征在于，所述第一材料包括III-V族复合物或II-VI族复合物。 | 无相应记载。 | 对比文件全文未提及使用III-V族或II-VI族复合物作为器件材料。其基板、表面层、各扩散层均基于硅材料。因此，技术特征F**未被公开**。 |
| **技术特征G**：其特征在于，所述第一材料包括砷化铝或砷化铟铝。 | 无相应记载。 | 对比文件全文未提及砷化铝（AlAs）或砷化铟铝（InAlAs）。因此，技术特征G**未被公开**。 |
| **技术特征H**：其特征在于，所述第二材料包括砷化镓或砷化铟镓。 | 【００１５】...支持基板としては、例えば、シリコン、ゲルマニウム等の半導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体... (中文翻译：...作为支撑基板，例如，可使用硅、锗等半导体基板、GaAs、InGaAs等化合物半导体...)<br>此处的GaAs、InGaAs仅作为支撑基板的可选材料示例列出，并未用于形成沟道区。沟道区（表面通道4）的材料为硅。 | 对比文件仅在宽泛列举支撑基板的可选材料时提到了GaAs和InGaAs，但并未将其用于实际器件实施例中的沟道区。在具体实施方式中，沟道区（表面通道）明确由硅形成。因此，本领域技术人员无法从对比文件中得出或推断出沟道区由砷化镓或砷化铟镓形成的技术方案。技术特征H**未被公开**。 |
| **技术特征I**《直接公开》：其特征在于，所述沟道区和所述第一区域是基于超锐逆掺杂分布来掺杂的。 | 【００２０】...表面チャネルと高濃度不純物拡散層とが急峻に変化するドーピングプロファイルを有する。 (中文翻译：...具有表面通道与高浓度不纯物扩散层之间急剧变化的掺杂分布。)<br>【００２０】...Ｎｂ＞＞Ｎａとなるように不純物濃度が設定される。 (中文翻译：...不纯物浓度被设定为Nb>>Na。) | 目标专利说明书[0007]段将“超锐逆掺杂分布”解释为“沟道区和在沟道区下方的区域使用不同掺杂浓度来掺杂”。对比文件[0020]段明确描述了表面通道（沟道区）与其下方的高浓度不纯物扩散层（第一区域）之间存在急剧的（急峻）掺杂浓度变化，且下方区域浓度远高于沟道区（Nb>>Na）。这完全符合“超锐逆掺杂分布”的核心特征。因此，技术特征I被对比文件**直接公开**。 |
| **技术特征J**《直接公开》：其特征在于，进一步包括：形成在所述沟道区的表面上的介电层 | 【００４０】...表面チャネル４上には、ゲート絶縁膜２４を介してゲート電極１１が形成されている。 (中文翻译：...在表面通道4上，经由栅极绝缘膜24形成有栅极电极11。)<br>【００３５】...表面半導体層上にゲート絶縁膜及びゲート電極を形成する。 (中文翻译：...在表面半导体层上形成栅极绝缘膜及栅极电极。) | 对比文件明确公开了在沟道区（表面通道4）的表面上形成有“ゲート絶縁膜”（栅极绝缘膜，24）。栅极绝缘膜是典型的介电层，其作用是将栅极与沟道区电隔离。这与目标专利中介电层（120）的作用相同。因此，技术特征J被对比文件**直接公开**。 |
| **技术特征K**《隐含公开》：形成在所述介电层的表面上的金属栅极 | 【００４０】...ゲート電極１１が形成されている。<br>【００３１】ゲート電極は、ポリシリコン；Ｗ、Ｔａ、Ｔｉ、Ｍｏ等の高融点金属のシリサイド；これらシリサイド（例えばＭｏＳｉ 2 、ＷＳｉ 2 ）とポリシリコンとからなるポリサイド；その他の金属等により、膜厚１５０ｎｍ〜３００ｎｍ程度で形成することができる。 (中文翻译：栅极电极可以由多晶硅；W、Ta、Ti、Mo等高熔点金属的硅化物；由这些硅化物（例如MoSi2、WSi2）与多晶硅构成的Polycide；其他金属等形成，膜厚约为150nm~300nm。) | 对比文件公开了在介电层（栅极绝缘膜）上形成栅极电极（11），并列举了栅极电极的材料可以包括“その他の金属等”（其他金属等）。虽然其实施例可能主要使用多晶硅，但说明书明确将金属列为可选材料之一。根据隐含公开的宽松判断标准，本领域技术人员基于对比文件公开的“栅极电极可由金属形成”这一教导，完全有可能且合理地在介电层上使用金属材料来形成栅极。该金属栅极的作用与目标专利中金属栅极（122）的作用相同，都是作为控制电极。因此，技术特征K被对比文件**隐含公开**。 |
| **技术特征L**：形成在所述扩散势垒区的所述表面上的源极区 | 【００４０】...表面シリコン層３の膜厚よりも薄いＮ型のソース／ドレイン領域６、７が形成されている。 (中文翻译：...形成了比表面硅层3的膜厚更薄的N型的源/漏区域6、7。) | 对比文件公开了源极区（6），但该区域形成于“表面シリコン層”（表面硅层，3）中。由于对比文件并未公开目标专利中独立的“扩散势垒区”这一结构层，因此其源极区不可能形成在“扩散势垒区的表面上”。技术特征L限定了源极区与扩散势垒区的特定位置关系，该关系在对比文件中不存在。因此，技术特征L**未被公开**。 |
| **技术特征M**：形成在所述扩散势垒区的所述表面上的漏极区 | 【００４０】...表面シリコン層３の膜厚よりも薄いＮ型のソース／ドレイン領域６、７が形成されている。 (中文翻译：...形成了比表面硅层3的膜厚更薄的N型的源/漏区域6、7。) | 同上分析，对比文件公开了漏极区（7），但其形成于表面硅层中，而非“扩散势垒区的表面上”。该特定位置关系未被公开。因此，技术特征M**未被公开**。 |
| **技术特征N**：毗邻于所述源极区的第一浅沟槽隔离区 | 【００３２】...ロコス酸化膜やトレンチ素子分離膜により分離されていることが好ましい。 (中文翻译：...优选通过LOCOS氧化膜或沟槽元件分离膜来分离。)<br>【００４２】...膜厚の素子分離領域１２が形成され... (中文翻译：...形成有膜厚的元件分离区域12...)<br>图1、3中显示了元件分离区域（12）位于器件两侧。 | 对比文件公开了使用“トレンチ素子分離膜”（沟槽元件分离膜）或“素子分離領域”（元件分离区域，12）进行器件隔离，这对应于本领域公知的浅沟槽隔离（STI）技术。根据附图1、3，这些隔离区域位于器件两侧，分别毗邻于源极区和漏极区。因此，本领域技术人员能够合理推断出存在毗邻源极区的隔离区。该隔离区的作用与目标专利中STI区（146，204）的作用相同，都是进行电学隔离。因此，技术特征N被对比文件**隐含公开**。 |
| **技术特征O**《隐含公开》：以及毗邻于所述漏极区的第二浅沟槽隔离区。 | 【００３２】...ロコス酸化膜やトレンチ素子分離膜により分離されていることが好ましい。<br>【００４２】...膜厚の素子分離領域１２が形成され...<br>图1、3中显示了元件分离区域（12）位于器件两侧。 | 与特征N同理，对比文件公开了沟槽隔离结构，且根据附图可合理推断，在漏极区另一侧也存在这样的隔离区。因此，技术特征O被对比文件**隐含公开**。 |
| **技术特征P**：其特征在于，所述扩散势垒区介于所述沟道区和所述第一区域之间。 | 无相应记载。 | 该特征是对扩散势垒区空间位置的限定。由于对比文件未公开“扩散势垒区”这一结构，因此自然不可能公开其位于沟道区和第一区域之间。技术特征P**未被公开**。 |
| **技术特征Q**《直接公开》：其特征在于，所述装置是平面金属氧化物半导体场效应晶体管(MOSFET)。 | 【００３９】実施の形態１ ＳＯＩ構造のＮＭＯＳＦＥＴを図１に示す。 (中文翻译：实施方式1 图1示出了SOI结构的NMOSFET。)<br>全文描述的均为平面型MOSFET结构。 | 对比文件明确其装置为“ＮＭＯＳＦＥＴ”（NMOSFET）或“ＭＯＳＦＥＴ”，且从附图1、3、8等可以看出，其为典型的平面结构晶体管。因此，技术特征Q被对比文件**直接公开**。 |
| **技术特征R**：其特征在于，所述装置是鳍式场效应晶体管(FinFET)。 | 无相应记载。 | 对比文件全文未提及或暗示任何鳍式（Fin）结构或三维沟道。其晶体管均为平面型。因此，技术特征R**未被公开**。 |
| **技术特征S**：包括：在基板的重掺杂区的表面上形成扩散势垒区，其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的 | 无相应记载。 | 对比文件的制造方法（如【００５６】-【００５９】）涉及形成高浓度不纯物扩散层，但该层是通过在硅层中注入和退火掺杂形成的，并非在重掺杂区“表面”上“形成”一个由特定高带隙材料构成的独立“扩散势垒区”。因此，技术特征S**未被公开**。 |
| **技术特征T**：在所述扩散势垒区的表面上形成沟道区，其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成 | 无相应记载。 | 对比文件的制造方法涉及通过离子注入调整表面硅层顶部的掺杂来形成表面通道（【００５７】），但未涉及在独立扩散势垒区上形成由特定低带隙材料构成的沟道区。因此，技术特征T**未被公开**。 |
| **技术特征U**：蚀刻所述沟道区的特定区域以形成源极区和漏极区 | 【００３６】工程(ii)において、ゲート電極をマスクとして用いて第２導電型不純物イオンを注入することにより第２導電型ソース／ドレイン領域を形成する。 (中文翻译：在工序(ii)中，以栅极电极为掩模，注入第2导电型不纯物离子，从而形成第2导电型源/漏区域。) | 对比文件公开了通过离子注入形成源/漏区，但并未公开通过“蚀刻沟道区的特定区域”来形成源/漏区。目标专利的方法（如说明书[0039]）涉及蚀刻掉部分沟道区材料，然后外延生长应力源极/漏极区。对比文件的方法是传统的离子注入掺杂硅层本身。两者形成源/漏区的工艺方法不同。因此，技术特征U**未被公开**。 |
| **技术特征V**《隐含公开》：以及形成背栅触点，所述背栅触点延伸到所述基板的所述重掺杂区中。 | 【００４０】...この高濃度不純物拡散層５が外部電圧１０に接続されている。<br>结合制造方法，为了实现电连接，必然包括形成延伸到高浓度不纯物扩散层（重掺杂区）中的接触结构的步骤。 | 对比文件公开了将高浓度不纯物扩散层（重掺杂区）连接到外部电压。为了实现这一电学连接，本领域技术人员完全能够理解并合理推断，制造方法中必须包含形成从器件表面延伸至该重掺杂区内部的导电接触结构（即背栅触点）的步骤。因此，技术特征V被对比文件**隐含公开**。 |
| **技术特征W**《隐含公开》：进一步包括形成耦合到所述重掺杂区的背栅触点。 | 【００４０】...この高濃度不純物拡散層５が外部電圧１０に接続されている。 | 此特征与技术特征V、D实质相同，均涉及背栅触点的形成和耦合。基于相同理由，为实现高浓度层与外部电压的连接，形成背栅触点是必然的步骤。因此，技术特征W被对比文件**隐含公开**。 |
| **技术特征X**：其特征在于，所述扩散势垒区陷住来自所述重掺杂区的掺杂物。 | 无相应记载。 | 该特征描述了扩散势垒区的功能。对比文件未公开“扩散势垒区”这一结构，因此也不可能公开其“陷住掺杂物”的功能。技术特征X**未被公开**。 |
| **技术特征Y**：其特征在于，所述扩散势垒区在所述扩散势垒区的较低界面处陷住所述掺杂物，以及其中所述第一材料是砷化镓或者砷化铟镓，并且所述第二材料是砷化铝或砷化铟铝。 | 无相应记载。 | 该特征限定了特定的材料组合及相应的陷住界面。对比文件未公开任何相关材料或扩散势垒区的陷住功能。技术特征Y**未被公开**。 |
| **技术特征Z**：其特征在于，所述扩散势垒区在所述扩散势垒区的较高界面处陷住所述掺杂物，以及其中所述第一材料是硅，并且所述第二材料是砷化铝或砷化铟铝。 | 无相应记载。 | 该特征限定了另一种特定的材料组合及相应的陷住界面。对比文件未公开由砷化铝或砷化铟铝构成的层，也未公开其陷住功能。技术特征Z**未被公开**。 |
<<<A>>><<<D>>><<<E>>><<<I>>><<<J>>><<<Q>>>
<<<k>>><<<n>>><<<o>>><<<v>>><<<w>>>