对比文件名称：2013-03-20_CN102983165A_发明公开_CN102983165A 控制沟道厚度的FinFET设计
目标专利名称：249具有扩散势垒区的晶体管CN105981145B
模型名称：专利创造性评估模型
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| A: 包括：基板 《直接公开》 | 对比文件说明书[0054]段：“鳍状件150形成为在衬底（未示出）上方延伸的竖直硅鳍状件” | 对比文件明确公开了“衬底”，这是FinFET结构的基础组成部分。本领域技术人员能毫无疑义地得出该技术特征。因此，技术特征A被直接公开。 |
| B: 形成在所述基板的第一区域的表面上的扩散势垒区，其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的 《隐含公开》 | 1. 对比文件说明书[0054]段：“第二覆盖层152提供了在鳍状件150和覆盖层151之间的扩散阻挡层（diffusion barrier）。” <br>2. 对比文件说明书[0081]段：“第二覆盖层152或者用碳重掺杂，或者由载流子阻挡材料如用于n-Si的SiGe,用于n-GaAs的AlGaAs或类似物制成。” | 对比文件公开了在鳍状件（相当于目标专利的“基板的第一区域”）和第一覆盖层（相当于沟道区）之间设置“第二覆盖层”作为“扩散阻挡层”（diffusion barrier），其作用与目标专利的“扩散势垒区”相同，都是阻挡掺杂物的扩散。对比文件进一步指出该“扩散阻挡层”可以由“载流子阻挡材料”如AlGaAs（一种III-V族化合物）制成，这类材料通常具有特定的带隙能量。虽然对比文件未明确记载该材料的带隙能量值，但本领域技术人员知晓，选择此类材料作为扩散阻挡层，必然是基于其具有特定的、通常较高的带隙能量以实现阻挡功能。因此，对比文件隐含公开了使用具有第一带隙能量的第一材料形成扩散势垒区。 |
| C: 形成在所述扩散势垒区的表面上的沟道区，其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成 《隐含公开》 | 1. 对比文件说明书[0054]段：“第二覆盖层152提供了在鳍状件150和覆盖层151之间的扩散阻挡层（diffusion barrier）。” <br>2. 对比文件说明书[0060]段：“第一覆盖层151可用来帮助将沟道载流子保留在栅极下面的薄层中，从而提高栅极的静电控制。” <br>3. 对比文件说明书[0060]段：“形成覆盖层151的材料的带隙应该小于形成鳍状件150的材料的带隙。” | 对比文件明确指出“第一覆盖层151”用于形成栅极下方的沟道薄层（即沟道区），且该“第一覆盖层”形成于“第二覆盖层”（扩散阻挡层）之上。对比文件还教导，为了将载流子限制在沟道薄层中，形成覆盖层（沟道区）的材料的带隙应小于形成其下方鳍状件（重掺杂区）的材料的带隙。虽然该教导直接比较的是沟道区与重掺杂区的带隙，但考虑到“第二覆盖层”（扩散阻挡层）被设置在两者之间，且其材料（如AlGaAs）的带隙通常高于下方的硅或GaAs以及上方的沟道材料（如Si、SiGe），本领域技术人员可以合理推断，为了实现有效的载流子限制和扩散阻挡，沟道区（第一覆盖层）材料的带隙应低于其紧邻下方的扩散阻挡层（第二覆盖层）材料的带隙。因此，该技术特征被隐含公开。 |
| D: 以及耦合到所述基板的所述第一区域的背栅触点，所述背栅触点延伸到所述基板的所述第一区域中。 《隐含公开》 | 对比文件说明书[0081]段：“扩散阻挡层允许鳍状件150正向偏压以调节FinFET的阈值电压。没有扩散阻挡层，鳍状件150可能只反向偏压。” <br>对比文件说明书[0083]段：“鳍状件150还可通过衬底110偏压以允许调整FinFET的阈值电压。” | 对比文件多次提到可以通过对“鳍状件150”或“衬底110”施加偏压（偏压）来调节晶体管的阈值电压。这意味着鳍状件/衬底被用作一个额外的栅极，即背栅。为了实现电学上的偏置，必然需要有一个电触点耦合到该鳍状件/衬底区域，并将偏压信号引入。虽然对比文件没有明确画出或描述一个独立的“背栅触点”结构，但“通过衬底偏压”这一技术手段的必然要求就是存在一个耦合到衬底/鳍状件并能延伸到该区域中的电学接触点。本领域技术人员能够毫无疑义地根据偏压的需要，推断出必须存在这样的背栅触点。因此，该技术特征被隐含公开。 |
| E: 其特征在于，所述第一区域具有比所述沟道区更高的掺杂浓度。 《直接公开》 | 对比文件说明书[0060]段：“在NMOS耗尽型FinFET实施例中，这种薄沟道可通过重p型掺杂的鳍状件150结合未掺杂、轻p型掺杂或轻n型掺杂的覆盖层151以及重n型掺杂的源极区和漏极区来实现。” <br>对比文件说明书[0081]段：“为形成该实施例，对鳍状件150进行p型重掺杂（见上述参考图3A到3C）” | 对比文件在描述耗尽型FinFET实施例时，明确教导鳍状件（相当于“第一区域”）是“重掺杂”的，而覆盖层（相当于“沟道区”）是“未掺杂、轻掺杂”的。这直接公开了第一区域（鳍状件）的掺杂浓度高于沟道区（覆盖层）。因此，技术特征E被直接公开。 |
| F: 其特征在于，所述第一材料包括III-V族复合物或II-VI族复合物。 《隐含公开》 | 对比文件说明书[0081]段：“第二覆盖层152或者用碳重掺杂，或者由载流子阻挡材料如用于n-Si的SiGe,用于n-GaAs的AlGaAs或类似物制成。” | 对比文件公开的扩散阻挡层（第二覆盖层）材料示例中包括“AlGaAs”（砷化铝镓），这是一种III-V族复合物。虽然列举了其他非III-V/II-VI族的选项（如碳掺杂），但明确将III-V族材料AlGaAs作为可行的“载流子阻挡材料”提出。这表明对比文件已经考虑了使用III-V族复合物作为扩散阻挡层（即扩散势垒区）的材料。因此，本领域技术人员可以从中得出使用III-V族复合物作为第一材料的方案。技术特征F被隐含公开。 |
| G: 其特征在于，所述第一材料包括砷化铝或砷化铟铝。 《未公开》 | 无 | 对比文件提到的III-V族材料示例是“AlGaAs”（砷化铝镓），而非目标专利具体限定的“砷化铝(AlAs)”或“砷化铟铝(InAlAs)”。AlGaAs是三元化合物，而AlAs和InAlAs是二元或三元但组分不同的化合物，在材料特性上存在差异。本领域技术人员无法从对比文件公开的AlGaAs毫无疑义地或通过合理推断得出必须使用AlAs或InAlAs。因此，该技术特征未被公开。 |
| H: 其特征在于，所述第二材料包括砷化镓或砷化铟镓。 《未公开》 | 无 | 对比文件对于沟道区（第一覆盖层）材料的描述，主要示例是硅（Si）、锗硅（SiGe）等（参见[0061]段），并未提及砷化镓(GaAs)或砷化铟镓(InGaAs)。虽然提到了用于n-GaAs的AlGaAs（[0081]段），但这指的是扩散阻挡层材料，且上下文暗示衬底/鳍状件可能是GaAs，但并未明确指出沟道区由GaAs或InGaAs形成。因此，该技术特征未被公开。 |
| I: 其特征在于，所述沟道区和所述第一区域是基于超锐逆掺杂分布来掺杂的。 《隐含公开》 | 对比文件说明书[0060]段：“在NMOS耗尽型FinFET实施例中，这种薄沟道可通过重p型掺杂的鳍状件150结合未掺杂、轻p型掺杂或轻n型掺杂的覆盖层151以及重n型掺杂的源极区和漏极区来实现。” | 对比文件描述的“重掺杂的鳍状件”与“未掺杂或轻掺杂的覆盖层”的组合，正是超陡峭逆向掺杂(retrograde doping)或超陡峭掺杂分布的典型特征，即在沟道下方（鳍状件内部）进行重掺杂，而沟道区本身保持低掺杂或不掺杂，以控制阈值电压并改善短沟道效应。这与目标专利所基于的“超锐逆掺杂分布”本质相同。因此，该技术特征被隐含公开。 |
| J: 其特征在于，进一步包括：形成在所述沟道区的表面上的介电层 《直接公开》 | 对比文件说明书[0064]段：“可用热氧化、CVD、溅射或其它任何现有已知及已用的形成栅极介电层的方法来形成栅极介电层170。” <br>图6A-6C及相关描述。 | 对比文件明确公开了在结构上形成“栅极介电层170”，该介电层位于沟道区（第一覆盖层151）之上。这在图6A-6C中有明确示出。因此，技术特征J被直接公开。 |
| K: 形成在所述介电层的表面上的金属栅极 《直接公开》 | 对比文件说明书[0065]段：“栅极电极层180包括导电材料，并可从包括多晶硅（poly-Si）、多晶锗硅（poly-SiGe）、金属氮化物、金属硅化物、金属氧化物和金属的组中选择。” <br>说明书[0065]段列举了包括“金属”在内的多种导电材料作为栅电极材料。 | 对比文件公开的“栅极电极层180”明确包含“金属”作为可选材料之一。形成在栅极介电层170表面上的、由金属材料制成的栅电极层，即构成金属栅极。因此，技术特征K被直接公开。 |
| L: 形成在所述扩散势垒区的所述表面上的源极区 《直接公开》 | 对比文件说明书[0054]段：“FinFET 50的透视图，其包括鳍状件150、第一覆盖层151、栅极180、源极区230和漏极区231。” <br>结合图1、图10A-10C等，源极区400/230形成于包含扩散阻挡层（第二覆盖层152）和沟道层（第一覆盖层151）的鳍结构末端。 | 对比文件明确公开了FinFET具有“源极区230/400”。从图1、图10A-10C等可以看出，源极区形成于鳍状件（包含内部重掺杂区、扩散阻挡层、沟道层）的末端。由于扩散阻挡层（第二覆盖层152）是鳍结构的一部分，源极区可以理解为形成在包含该扩散阻挡层的结构表面上。因此，技术特征L被直接公开。 |
| M: 形成在所述扩散势垒区的所述表面上的漏极区 《直接公开》 | 对比文件说明书[0054]段：“FinFET 50的透视图，其包括鳍状件150、第一覆盖层151、栅极180、源极区230和漏极区231。” <br>结合图1、图10A-10C等，漏极区401/231形成于包含扩散阻挡层（第二覆盖层152）和沟道层（第一覆盖层151）的鳍结构另一端。 | 同上，对比文件明确公开了“漏极区231/401”。其形成位置与源极区对称，位于包含扩散阻挡层的鳍结构另一端表面上。因此，技术特征M被直接公开。 |
| N: 毗邻于所述源极区的第一浅沟槽隔离区 《未公开》 | 无 | 对比文件全文未提及“浅沟槽隔离（STI）”结构。其图示和描述中，器件之间的隔离可能通过其他方式实现，或未予详细描述。本领域技术人员无法从对比文件内容中得出存在毗邻源极区的浅沟槽隔离区。因此，该技术特征未被公开。 |
| O: 以及毗邻于所述漏极区的第二浅沟槽隔离区。 《未公开》 | 无 | 同上，对比文件未公开浅沟槽隔离（STI）结构，更未提及毗邻漏极区的第二浅沟槽隔离区。因此，该技术特征未被公开。 |
| P: 其特征在于，所述扩散势垒区介于所述沟道区和所述第一区域之间。 《直接公开》 | 对比文件说明书[0054]段：“第二覆盖层152提供了在鳍状件150和覆盖层151之间的扩散阻挡层（diffusion barrier）。” | 对比文件明确记载“第二覆盖层152”作为“扩散阻挡层”位于“鳍状件150”（第一区域）和“覆盖层151”（沟道区）之间。这直接公开了扩散势垒区（扩散阻挡层）的空间位置关系。因此，技术特征P被直接公开。 |
| Q: 其特征在于，所述装置是平面金属氧化物半导体场效应晶体管(MOSFET)。 《未公开》 | 无 | 对比文件从头至尾描述的都是“鳍式场效应晶体管（FinFET）”，这是一种非平面（三维）晶体管结构。并未提及或暗示任何平面型MOSFET的结构或制造方法。因此，技术特征Q未被公开。 |
| R: 其特征在于，所述装置是鳍式场效应晶体管(FinFET)。 《直接公开》 | 对比文件标题：“控制沟道厚度的FinFET设计” <br>全文多处，例如[0054]段：“图1示出了FinFET 50的透视图”。 | 对比文件的主题和具体实施例明确是针对“FinFET”（鳍式场效应晶体管）的设计和制造。因此，技术特征R被直接公开。 |
| S: 包括：在基板的重掺杂区的表面上形成扩散势垒区，其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的 《隐含公开》 | 对比文件说明书[0054]段：“第二覆盖层152提供了在鳍状件150和覆盖层151之间的扩散阻挡层（diffusion barrier）。” <br>说明书[0081]段描述了形成第二覆盖层152作为扩散阻挡层，材料可为AlGaAs等。 <br>图12B及相关制造流程（如[0081]段描述的形成顺序）。 | 对比文件公开的制造方法包括在重掺杂的鳍状件150（重掺杂区）表面上形成第二覆盖层152作为扩散阻挡层（扩散势垒区）。如前述对特征B和F的论述，该扩散阻挡层材料（如AlGaAs）的使用隐含了其具有第一带隙能量。因此，该方法特征被隐含公开。 |
| T: 在所述扩散势垒区的表面上形成沟道区，其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成 《隐含公开》 | 对比文件说明书[0054]段及图12B示出了在第一覆盖层151（沟道区）形成于第二覆盖层152（扩散势垒区）之上。 <br>说明书[0060]段教导了覆盖层（沟道区）材料的带隙应小于鳍状件材料的带隙。结合扩散阻挡层的存在，可合理推断沟道区材料带隙低于扩散阻挡层材料带隙。 | 对比文件公开的制造顺序是在形成第二覆盖层152（扩散势垒区）之后，再在其上形成第一覆盖层151（沟道区）。关于材料带隙关系的论述同技术特征C，本领域技术人员可以合理推断，为了实现器件功能，在形成沟道区时会选择使用带隙能量低于下方扩散势垒区材料的材料。因此，该方法特征被隐含公开。 |
| U: 蚀刻所述沟道区的特定区域以形成源极区和漏极区 《直接公开》 | 对比文件说明书[0073]段：“去除鳍状件150的第一部分230和第二部分231或在鳍状件150的第一部分230和第二部分231开凹槽以形成源极凹槽270和漏极凹槽271。” <br>结合图9A-9C，该蚀刻去除了包括沟道层（第一覆盖层151）在内的鳍状件末端部分。 | 对比文件明确描述了通过蚀刻工艺去除鳍状件的第一部分和第二部分（这些部分包含沟道层）以形成凹槽，随后在凹槽中生长源极和漏极区（图10A-10C）。这相当于蚀刻沟道区的特定区域（两端）以为源/漏区做准备。因此，技术特征U被直接公开。 |
| V: 以及形成背栅触点，所述背栅触点延伸到所述基板的所述重掺杂区中。 《隐含公开》 | 对比文件说明书[0081]段：“扩散阻挡层允许鳍状件150正向偏压以调节FinFET的阈值电压。” <br>说明书[0083]段：“鳍状件150还可通过衬底110偏压以允许调整FinFET的阈值电压。” | 如技术特征D所述，对比文件教导了通过对鳍状件或衬底偏压来调节阈值电压。实现这一电学偏压操作的必然物理前提是形成一个电触点（背栅触点），该触点需要电学连接到并延伸到重掺杂的鳍状件/衬底区域中。本领域技术人员能够从“偏压”这一技术教导中，毫无疑义地推断出必须执行“形成背栅触点”这一制造步骤。因此，该方法特征被隐含公开。 |
| W: 进一步包括形成耦合到所述重掺杂区的背栅触点。 《隐含公开》 | 同技术特征V的引用和论述。 | 此特征与技术特征V实质相同，均指向形成背栅触点。基于相同的理由，该方法特征被隐含公开。 |
| X: 其特征在于，所述扩散势垒区陷住来自所述重掺杂区的掺杂物。 《隐含公开》 | 对比文件说明书[0054]段：“第二覆盖层152提供了在鳍状件150和覆盖层151之间的扩散阻挡层（diffusion barrier）。” | “扩散阻挡层”这一名称本身及其在器件中的作用（允许鳍状件正向偏压，见[0081]段）已经明确揭示了其功能是阻挡某种物质（在此语境下，主要是载流子，但也包括掺杂物）的扩散或通过。本领域技术人员理解，在半导体器件中，设置扩散阻挡层的一个主要目的就是“陷住”或阻止来自重掺杂区的掺杂物向沟道区扩散，以维持预期的掺杂分布。因此，该技术特征被隐含公开。 |
| Y: 其特征在于，所述扩散势垒区在所述扩散势垒区的较低界面处陷住所述掺杂物，以及其中所述第一材料是砷化镓或者砷化铟镓，并且所述第二材料是砷化铝或砷化铟铝。 《未公开》 | 无 | 对比文件未具体描述扩散势垒区陷住掺杂物的具体界面位置（较低界面）。更重要的是，对比文件未公开“第一材料是砷化镓或砷化铟镓，第二材料是砷化铝或砷化铟铝”这一特定的材料组合。其公开的材料组合关系（如Si鳍状件、AlGaAs阻挡层、Si或SiGe沟道）与目标专利此项限定完全不同。因此，该技术特征未被公开。 |
| Z: 其特征在于，所述扩散势垒区在所述扩散势垒区的较高界面处陷住所述掺杂物，以及其中所述第一材料是硅，并且所述第二材料是砷化铝或砷化铟铝。 《未公开》 | 无 | 对比文件未具体描述扩散势垒区陷住掺杂物的具体界面位置（较高界面）。同时，虽然对比文件的鳍状件可以是硅（第一材料），但其扩散阻挡层（第二覆盖层）示例材料是AlGaAs或碳掺杂层，并非目标专利限定的“砷化铝或砷化铟铝”。因此，该技术特征未被公开。 |
<<<A>>><<<E>>><<<J>>><<<K>>><<<L>>><<<M>>><<<P>>><<<R>>><<<U>>>
<<<b>>><<<c>>><<<d>>><<<f>>><<<i>>><<<s>>><<<t>>><<<v>>><<<w>>><<<x>>>