返回项目页面
对比文件列表
2001-05-23_EP1102327A_发明公开_EP1102327A2 Field effect semiconductor device_+++A_C_E_J_P_Q_T_X_b_d_i_k_s_v_w+++.docx
2026-03-19 23:06
2001-08-03_JP2001210831A_发明专利_JP2001210831A Semiconductor device_+++A_C_D_E_J_P_Q_T_V_W_X_b_i_l_m_s_u+++.docx
2026-03-19 23:06
2002-07-30_US6426279B_发明授权_US06426279B1 Epitaxial delta doping for retrograde channel profile_+++A_E_I_J_P_Q_X_b_c_k_l_m_s_t_u+++.docx
2026-03-19 23:06
2003-03-20_US2003052348A_发明申请_US20030052348A1 Semiconductor device_+++A_D_E_I_J_L_M_P_V_W_b_c_n_o_q_s_t_u_x+++.docx
2026-03-19 23:06
2005-09-20_US6946691B_发明授权_US06946691B2 Field effect transistor_+++A_C_F_H_P_T_b_c_e_i_l_m_s_u_x+++.docx
2026-03-19 23:06
2007-10-03_EP1102327B_发明授权_EP1102327B1 Field effect semiconductor device_+++A_B_D_E_J_P_Q_U_V_W_X_b_c_i_l_m_s_t+++.docx
2026-03-19 23:06
2008-01-31_DE60036594T_发明专利_DE60036594T2 Field effect semiconductor device_+++A_D_E_J_L_M_V_W_b_c_i_n_o_p_q_s_t_u_x+++.docx
2026-03-19 23:06
2009-10-01_US2009242873A_发明申请_US20090242873A1 SEMICONDUCTOR HETEROSTRUCTURES TO REDUCE SHORT CHANNEL EFFECTS_+++A_C_F_G_H_L_M_T_b_c_p_s+++.docx
2026-03-19 23:06
2010-11-04_US2010279481A_发明申请_US20100279481A1 CONTROL OF DOPANT DIFFUSION FROM BURIED LAYERS IN BIPOLAR INTEGRATED CIRCUITS_+++A_E_J_N_O_P_Q_X_b_c_k_l_m_s_t_u+++.docx
2026-03-19 23:06
2011-05-26_JP2011103434A_发明专利_JP2011103434A Source_drain engineering of devices with high-mobility channels_+++A_C_F_G_H_J_K_L_M_N_O_Q_R_T_U_b_p_s+++.docx
2026-03-19 23:06
2013-03-14_KR1020130026974A_发明公开_KR1020130026974A 채널 두께를 제어하는 FINFET 설계_+++A_B_E_F_J_K_P_R_S_X_c_d_g_i_l_m_n_o_t_v_w+++.docx
2026-03-19 23:06
2013-03-16_TW201312751A_发明专利_TW201312751A 半導體元件及其形成方法_+++A_E_F_J_K_L_M_R_X_b_c_i_p_s_t_u+++.docx
2026-03-19 23:06
2013-03-20_CN102983165A_发明公开_CN102983165A 控制沟道厚度的FinFET设计_+++A_E_J_K_L_M_P_R_U_b_c_d_f_i_s_t_v_w_x+++.docx
2026-03-19 23:06
US2004212013A1_Description_20260309_2009_+++A_D_E_J_P_V_W_X_b_c_i_l_m_q_s_t_u+++.docx
2026-03-19 23:06
US2013056795A1_Description_20260309_2009_+++A_E_F_I_J_K_L_M_P_R_S_T_U_X_b_c_g_y+++.docx
2026-03-19 23:06
2002-07-30_US6426279B_发明授权_US06426279B1 Epitaxial delta doping for retrograde channel profile_+++A_E_I_J_P_Q_X_b_c_k_l_m_s_t_u+++.docx

对比文件名称:US6426279B Epitaxial delta doping for retrograde channel profile

目标专利名称:CN105981145B 具有扩散势垒区的晶体管

本次调用的模型名称:DeepSeek-R1

以下是根据目标专利权利要求划分的技术特征与对比文件US6426279B的比对表格:

技术特征描述及公开性判断结果对比文件原文引用 (译文)公开性论述
**技术特征A:包括:基板**<br>《直接公开》“A semiconductor substrate 40, normally doped monocrystalline silicon in accordance with conventional practices, is prepared.” (参见DETAILED DESCRIPTION部分)对比文件明确公开了半导体衬底40,其是器件的基础结构,作用与目标专利中的“基板”相同,用于承载后续形成的各层。因此,本领域技术人员能毫无疑义地得出该技术特征。
**技术特征B:形成在所述基板的第一区域的表面上的扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的**<br>《隐含公开》“nitrogen or carbon is introduced into the high impurity concentration layer 42, as shown in FIG. 2B, to form a diffusion cap layer 44 near the top surface of the high impurity concentration layer 42.” (参见DETAILED DESCRIPTION部分)<br>“The diffusion cap layer 44 formed between the high and low impurity concentration layer 42, 46 substantially prevents impurity atoms contained in the high impurity concentration layer 42 from diffusing into the low impurity concentration layer 46.” (参见DETAILED DESCRIPTION部分)对比文件公开了在重掺杂层42上表面附近形成“扩散阻挡层(diffusion cap layer)44”,其作用是“基本防止重掺杂层42中的杂质原子扩散到上覆的轻掺杂层46中”,这与目标专利中“扩散势垒区”用于降低掺杂物扩散的作用完全相同。虽然对比文件未明确记载该层材料具有“第一带隙能量”,但其作为扩散阻挡层,本领域技术人员能够理解其材料特性(如引入的氮或碳)必然起到阻碍扩散的“势垒”作用,该作用与带隙能量所关联的势垒效应在功能上是等同的。因此,本领域技术人员能够从对比文件公开的“扩散阻挡层”及其作用,合理推断出该技术特征。
**技术特征C:形成在所述扩散势垒区的表面上的沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成**<br>《隐含公开》“A low impurity concentration layer 46 is then formed on the high impurity concentration layer 42 and the diffusion cap layer 44, as shown in FIG. 2C.” (参见DETAILED DESCRIPTION部分)<br>“The low impurity concentration layer 46 is a lightly doped silicon epitaxial layer...” (参见DETAILED DESCRIPTION部分)对比文件公开了在扩散阻挡层44上形成“低杂质浓度层(low impurity concentration layer)46”,该层对应于MOSFET的沟道区(参见背景技术部分对沟道区的描述)。目标专利的沟道区使用具有较低带隙能量的第二材料形成,以与扩散势垒区的高带隙能量形成势垒。对比文件虽未明确记载两层材料的带隙能量关系,但其明确公开了扩散阻挡层44用于防止下方重掺杂层的杂质向上扩散到轻掺杂的沟道层46,这隐含了上下两层材料在阻止杂质扩散方面存在性质差异。本领域技术人员知晓,为实现有效的扩散阻挡,下层材料(扩散阻挡层)通常需要具有更高的能垒(可通过更高带隙能量实现)。因此,从对比文件公开的层叠结构和功能关系,可以合理推断出存在“沟道区材料带隙能量低于扩散阻挡层材料带隙能量”这一技术特征。
**技术特征D:以及耦合到所述基板的所述第一区域的背栅触点,所述背栅触点延伸到所述基板的所述第一区域中。**<br>《未公开》未发现相关描述。对比文件全文未提及任何与“背栅触点(back gate contact)”相关的结构或连接。其器件结构为常规的顶栅MOSFET,重掺杂层42仅用于形成逆掺杂沟道分布,并未被公开或暗示作为可独立偏置的背栅电极,更没有与之耦合的触点结构。因此,该技术特征既未被直接公开,也无法从对比文件公开的内容中合理推断得出。
**技术特征E:其特征在于,所述第一区域具有比所述沟道区更高的掺杂浓度。**<br>《直接公开》“...the high impurity concentration layer 42 having an impurity concentration of between about 1×10<sup>17</sup> atoms cm<sup>−3</sup> to about 1×10<sup>18</sup> atoms cm<sup>−3</sup>...”(参见DETAILED DESCRIPTION部分)<br>“The low impurity concentration layer 46... containing boron at an impurity concentration of between about 1×10<sup>16</sup> atoms cm<sup>−3</sup> to about 1×10<sup>18</sup> atoms cm<sup>−3</sup>.” (参见DETAILED DESCRIPTION部分)对比文件明确限定了重掺杂层(high impurity concentration layer)42的杂质浓度范围(约1E17-1E18 atoms/cm³)和轻掺杂层(low impurity concentration layer)46的杂质浓度范围(约1E16-1E18 atoms/cm³)。通过比较两个浓度范围的下限和典型值可知,重掺杂层42的浓度明显高于轻掺杂层46。本领域技术人员能够毫无疑义地得出“第一区域(重掺杂层)具有比沟道区(轻掺杂层)更高的掺杂浓度”这一技术特征。
**技术特征F:其特征在于,所述第一材料包括III-V族复合物或II-VI族复合物。**<br>《未公开》“nitrogen or carbon is introduced into the high impurity concentration layer 42... to form a diffusion cap layer 44” (参见DETAILED DESCRIPTION部分)对比文件明确记载扩散阻挡层44是通过向硅基的重掺杂层42中引入氮(N)或碳(C)原子形成的,这是一种在硅材料中形成扩散阻挡层的方法。全文未提及使用III-V族复合物(如AlAs, InAlAs)或II-VI族复合物作为扩散阻挡层材料。因此,该材料特征既未被直接公开,也无法从对比文件中合理推断。
**技术特征G:其特征在于,所述第一材料包括砷化铝或砷化铟铝。**<br>《未公开》同上。对比文件公开的扩散阻挡层材料是氮或碳,而非砷化铝(AlAs)或砷化铟铝(InAlAs)。因此,该具体材料特征未被公开。
**技术特征H:其特征在于,所述第二材料包括砷化镓或砷化铟镓。**<br>《未公开》“The low impurity concentration layer 46 is a lightly doped silicon epitaxial layer...” (参见DETAILED DESCRIPTION部分)对比文件明确记载轻掺杂层(对应于沟道区)46是“轻掺杂的硅外延层”。全文未提及使用砷化镓(GaAs)或砷化铟镓(InGaAs)作为沟道区材料。因此,该具体材料特征未被公开。
**技术特征I:其特征在于,所述沟道区和所述第一区域是基于超锐逆掺杂分布来掺杂的。**<br>《直接公开》“...the present invention enables the formation of a super steep retrograde channel profile...” (参见SUMMARY部分)<br>“Such a super steep retrograde channel profile...” (参见DETAILED DESCRIPTION部分)对比文件发明的目的就是形成“超陡峭逆掺杂沟道分布(super steep retrograde channel profile)”,其技术方案正是通过设置重掺杂层42、扩散阻挡层44和轻掺杂层46来实现这一分布。因此,本领域技术人员能毫无疑义地得出沟道区(轻掺杂层46)和第一区域(重掺杂层42)是基于超锐逆(即超陡峭逆)掺杂分布来掺杂的。
**技术特征J:其特征在于,进一步包括:形成在所述沟道区的表面上的介电层**<br>《直接公开》“forming a gate electrode 50 on the top surface of the low impurity concentration layer 46 with a gate dielectric layer 48 therebetween;” (参见DETAILED DESCRIPTION部分)对比文件图2D及文字说明明确公开了在轻掺杂层46(对应于沟道区)的表面上形成栅介质层(gate dielectric layer)48。该介电层位于沟道区与栅电极之间,作用与目标专利中的“介电层”相同。因此,该技术特征被直接公开。
**技术特征K:形成在所述介电层的表面上的金属栅极**<br>《隐含公开》“forming a gate electrode 50 on the top surface of the low impurity concentration layer 46 with a gate dielectric layer 48 therebetween;” (参见DETAILED DESCRIPTION部分)对比文件公开了在栅介质层48上形成栅电极(gate electrode)50。目标专利要求“金属栅极”。虽然对比文件未明确限定栅电极50的材料为金属,但在半导体制造领域,栅电极可以是多晶硅或金属。考虑到对比文件背景技术中提及“栅电极通常是重掺杂多晶硅半导体”,但并未限定本发明必须使用多晶硅。本领域技术人员在阅读该文件时,为实现MOSFET的栅控功能,必然会设置栅电极结构于介电层之上。在目标专利的申请日,金属栅极已是本领域的公知技术选择之一。因此,从“栅电极”这一上位概念,可以合理推断出其下位概念“金属栅极”这一技术方案。
**技术特征L:形成在所述扩散势垒区的所述表面上的源极区**<br>《隐含公开》“ion implanting impurity atoms of the opposite type to the high and low impurity concentration layers 42, 46 to form source and drain regions 54;” (参见DETAILED DESCRIPTION部分,结合图2D)对比文件公开了通过离子注入形成源极和漏极区54。图2D显示源漏区54形成于轻掺杂层46中,并延伸至衬底。由于轻掺杂层46形成于扩散阻挡层44的表面上,因此源极区必然与扩散阻挡层44的表面位置相关联,即可以认为是“形成在扩散势垒区的表面上”。本领域技术人员能够理解,在MOSFET结构中,源极区需要与沟道区(轻掺杂层46)电学连接,而沟道区位于扩散阻挡层之上,因此源极区的形成必然涉及扩散阻挡层表面的区域。该特征被隐含公开。
**技术特征M:形成在所述扩散势垒区的所述表面上的漏极区**<br>《隐含公开》同上。理由同技术特征L。对比文件公开了漏极区54的形成,其与扩散阻挡层44表面的位置关系与源极区相同,该特征被隐含公开。
**技术特征N:毗邻于所述源极区的第一浅沟槽隔离区**<br>《未公开》未发现相关描述。对比文件图2D所示的器件结构中,未描绘任何浅沟槽隔离(STI)结构。全文也未提及使用浅沟槽隔离来隔离器件。因此,该技术特征未被公开。
**技术特征O:以及毗邻于所述漏极区的第二浅沟槽隔离区。**<br>《未公开》未发现相关描述。理由同技术特征N。对比文件未公开任何浅沟槽隔离区,更未公开其与源/漏区的毗邻关系。
**技术特征P:其特征在于,所述扩散势垒区介于所述沟道区和所述第一区域之间。**<br>《直接公开》“The diffusion cap layer 44 formed between the high and low impurity concentration layer 42, 46...” (参见DETAILED DESCRIPTION部分,及图2C、2D)对比文件附图2C、2D及文字说明清晰地表明,扩散阻挡层44形成于重掺杂层42(第一区域)和轻掺杂层46(沟道区)之间。因此,该位置关系被直接公开。
**技术特征Q:其特征在于,所述装置是平面金属氧化物半导体场效应晶体管(MOSFET)。**<br>《直接公开》全文描述的半导体器件即为金属氧化物半导体场效应晶体管(MOSFET),例如背景技术部分提到“In particular MOSFET devices...”,具体实施方式部分描述的也是平面结构的MOSFET制造过程。附图2D展示的即为平面MOSFET的截面结构。对比文件公开的器件即为平面MOSFET,其结构(包括栅极、源/漏、沟道等)与目标专利所述的平面MOSFET一致。因此,该特征被直接公开。
**技术特征R:其特征在于,所述装置是鳍式场效应晶体管(FinFET)。**<br>《未公开》未发现相关描述。对比文件全文仅涉及平面型MOSFET器件,未提及任何与鳍式场效应晶体管(FinFET)相关的三维鳍结构、制造方法或特征。因此,该特征未被公开。
**技术特征S:包括:在基板的重掺杂区的表面上形成扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的**<br>《隐含公开》“nitrogen or carbon is introduced into the high impurity concentration layer 42... to form a diffusion cap layer 44” (参见DETAILED DESCRIPTION部分)此特征为方法特征,对应于产品特征B。对比文件公开了在重掺杂层42的表面上形成扩散阻挡层44的方法步骤。虽然未明确记载形成该层所使用的材料具有“第一带隙能量”,但基于与特征B相同的推理,本领域技术人员能够从形成扩散阻挡层以阻止掺杂扩散的目的,合理推断出该方法步骤包含了使用具有特定势垒特性(可通过带隙能量体现)的材料来形成该层。因此,该特征被隐含公开。
**技术特征T:在所述扩散势垒区的表面上形成沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成**<br>《隐含公开》“A low impurity concentration layer 46 is then formed on the high impurity concentration layer 42 and the diffusion cap layer 44...” (参见DETAILED DESCRIPTION部分)此特征为方法特征,对应于产品特征C。对比文件公开了在扩散阻挡层44上形成轻掺杂层46(沟道区)的方法步骤。基于与特征C相同的推理,从形成具有浓度梯度的沟道区以及扩散阻挡层的作用出发,可以合理推断出该方法步骤中形成的沟道区材料具有低于扩散阻挡层材料带隙能量的特性。因此,该特征被隐含公开。
**技术特征U:蚀刻所述沟道区的特定区域以形成源极区和漏极区**<br>《隐含公开》“ion implanting impurity atoms of the opposite type to the high and low impurity concentration layers 42, 46 to form source and drain regions 54;” (参见DETAILED DESCRIPTION部分)对比文件公开了通过离子注入形成源极和漏极区54。在半导体制造工艺中,形成源漏区通常需要先通过蚀刻(或结合光刻)定义出待注入的区域,或者离子注入本身会改变特定区域的材料性质以形成源漏区,这本质上是对沟道区(轻掺杂层46)特定区域的改性处理。因此,“蚀刻沟道区的特定区域以形成源极区和漏极区”这一概括性的工艺步骤,可以从对比文件公开的“形成源漏区”的方法中合理推断出来。
**技术特征V:以及形成背栅触点,所述背栅触点延伸到所述基板的所述重掺杂区中。**<br>《未公开》未发现相关描述。此特征为方法特征,对应于产品特征D。对比文件未公开任何形成背栅触点的工艺步骤。因此,该特征未被公开。
**技术特征W:进一步包括形成耦合到所述重掺杂区的背栅触点。**<br>《未公开》未发现相关描述。此特征为方法特征,是特征V的另一种表述。对比文件未公开形成与重掺杂层电学连接的背栅触点的步骤。因此,该特征未被公开。
**技术特征X:其特征在于,所述扩散势垒区陷住来自所述重掺杂区的掺杂物。**<br>《直接公开》“The diffusion cap layer 44 formed between the high and low impurity concentration layer 42, 46 substantially prevents impurity atoms contained in the high impurity concentration layer 42 from diffusing into the low impurity concentration layer 46.” (参见DETAILED DESCRIPTION部分)对比文件明确记载扩散阻挡层44“基本防止重掺杂层42中的杂质原子扩散到轻掺杂层46中”。此处的“防止扩散(prevent diffusion)”与目标专利中“陷住(trap)”掺杂物表达的是相同的技术效果和作用,即阻止重掺杂区的掺杂物向沟道区迁移。因此,该特征被直接公开。
**技术特征Y:其特征在于,所述扩散势垒区在所述扩散势垒区的较低界面处陷住所述掺杂物,以及其中所述第一材料是砷化镓或者砷化铟镓,并且所述第二材料是砷化铝或砷化铟铝。**<br>《未公开》未发现相关描述。对比文件未提及扩散阻挡层在“较低界面”陷住掺杂物。其扩散阻挡层44是通过引入氮或碳形成的,材料并非砷化镓(GaAs)或砷化铟镓(InGaAs)。沟道区材料是硅,而非砷化铝(AlAs)或砷化铟铝(InAlAs)。因此,该特征中关于陷住界面位置和具体材料组合的技术内容均未被公开。
**技术特征Z:其特征在于,所述扩散势垒区在所述扩散势垒区的较高界面处陷住所述掺杂物,以及其中所述第一材料是硅,并且所述第二材料是砷化铝或砷化铟铝。**<br>《未公开》未发现相关描述。对比文件未提及扩散阻挡层在“较高界面”陷住掺杂物。其扩散阻挡层材料是氮或碳(引入到硅中),并非纯硅。沟道区材料是硅,而非砷化铝(AlAs)或砷化铟铝(InAlAs)。因此,该特征中关于陷住界面位置和具体材料组合的技术内容均未被公开。

<<<A>>><<<E>>><<<I>>><<<J>>><<<P>>><<<Q>>><<<X>>>

<<<b>>><<<c>>><<<k>>><<<l>>><<<m>>><<<s>>><<<t>>><<<u>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE