本次调用的模型名称：DeepSeek-R1
对比文件名称：2012-04-05_US2012081016A_发明申请_US20120081016A1 LED DRIVER WITH ADAPTIVE DYNAMIC HEADROOM VOLTAGE CONTROL
目标专利名称：用于驱动器电路的自适应稳定性控制CN106471739B
根据目标专利说明书和权利要求书，结合对比文件US20120081016A1的内容，现进行技术特征比对和公开性判断如下：
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：包括：输入电源电压(VIN)** 《直接公开》 | 第[0010]段：“The voltage regulator 102 receives an input voltage VIN and a reference voltage VREF from the output of a multi-channel LED driver 110.” | 对比文件明确公开了电压调节器102接收输入电压VIN，该VIN即为电路的输入电源电压，其作用是为LED驱动器电路供电，与目标专利中“输入电源电压(VIN)”的技术特征和作用相同。因此，本领域技术人员能毫无疑义地得出对比文件公开了该技术特征。 |
| **技术特征B：驱动输出端(112a)** 《直接公开》 | 第[0010]段：“... provides a regulated output voltage VOUT at node 104 to a plurality of LED strings 106...” | 对比文件公开了在节点104处提供调节后的输出电压VOUT至多个LED串106，该节点104即为驱动输出端，用于向外部负载（LED串）提供驱动信号，其作用与目标专利的“驱动输出端”相同。因此被直接公开。 |
| **技术特征C：驱动器级，所述驱动器级具有输入端并且进一步具有用于驱动信号的输出端，所述驱动信号能够驱动连接至所述驱动输出端的外部负载** 《直接公开》 | 第[0010]段：“The voltage regulator 102 ... provides a regulated output voltage VOUT at node 104 to a plurality of LED strings 106...”； 第[0012]段：“The current through the LED string 106 is controlled by a linear current regulator consisting of transistor 122, resistor 124 and error amplifier 126.” | 对比文件公开了电压调节器102（可视为驱动器级的一部分）产生输出电压VOUT（驱动信号）以驱动LED串（外部负载）。同时，线性电流调节器（包括晶体管122等）控制通过LED串的电流，共同构成了驱动负载的驱动器级。其输入端接收控制信号（如VREF），输出端在节点104。因此，对比文件直接公开了具有输入端和输出端、用于驱动外部负载的驱动器级。 |
| **技术特征D：以及控制电路，所述控制电路具有第一输入端以及用于由所述控制电路产生的控制信号的输出端** 《直接公开》 | 第[0010]段：“... a reference voltage VREF from the output of a multi-channel LED driver 110.”； 第[0015]段：“The up-down counter circuit 134 ... generates the N-bit digital signal to the digital to analog converter 138. The digital to analog converter 138 generates a reference voltage signal VREF ...”； 第[0016]段：“The load dependent comparison logic 130 ... provides UP and DOWN control signals to an up-down counter circuit 134.” | 对比文件中的“multi-channel LED driver circuitry 110”（包括负载相关比较逻辑130、上下计数器134、DAC 138等）构成了控制电路。该控制电路具有输入端（接收如VDMIN、VLED等信号）和输出端（输出参考电压VREF作为控制信号给电压调节器102）。VREF作为控制信号用于调节电压调节器102的输出。因此，该技术特征被直接公开。 |
| **技术特征E：所述控制电路和所述驱动器级被连接在一起以限定控制回路，** 《直接公开》 | 第[0010]段：“The voltage regulator 102 receives ... a reference voltage VREF ... The voltage regulator 102 additionally monitors a feedback voltage VFB that is responsive to the regulated output voltage VOUT ...”； 第[0011]段：“The feedback voltage VFB is provided at a node 112 of a resistor divider circuit 114.” | 对比文件中，电压调节器102（驱动器级）接收来自控制电路（多通道LED驱动器110）的控制信号VREF，并监测与其输出电压VOUT相关的反馈电压VFB。这构成了一个闭环控制系统，其中控制电路基于反馈（VFB，间接反映VOUT）产生控制信号（VREF）来调节驱动器级的输出，从而限定了控制回路。因此，该特征被直接公开。 |
| **技术特征F：其中所述驱动器级的所述输出端连接至所述控制电路的所述第一输入端，以及所述控制电路的所述输出端连接至所述驱动器级的所述输入端，** 《直接公开》 | 第[0010]段：“The voltage regulator 102 receives ... a reference voltage VREF ...”； “... monitors a feedback voltage VFB that is responsive to the regulated output voltage VOUT”； 第[0011]段：“The feedback voltage VFB is provided at a node 112 of a resistor divider circuit 114.” （分压器114连接在VOUT节点104和地之间） | 对比文件明确：1）控制电路的输出端（输出VREF）连接至电压调节器102（驱动器级）的输入端（接收VREF）。2）驱动器级的输出端（VOUT at node 104）通过分压器114产生反馈电压VFB，该VFB被电压调节器102监测。虽然VFB是直接反馈给电压调节器102，但电压调节器102作为整个驱动器级的一部分，其监测的反馈信号实质上源于驱动器级的输出端。从系统闭环控制的角度，驱动器级的输出（VOUT）通过反馈路径（VFB）连接回控制回路。因此，本领域技术人员能够毫无疑义地得出该连接关系被公开。 |
| **技术特征G：所述电路的特征在于净空感测电路(116)，所述净空感测电路(116)具有用于净空信号的输出端，** 《直接公开》 | 第[0012]段：“Headroom voltages VD1 to VDN play important roles to the LED driving system.”； 第[0014]段：“The find minimum logic 132 is connected to each of the nodes 108 ... to detect the headroom regulation voltage ...”； 第[0014]段：“The find minimum logic 132 ... determine the minimum headroom voltage VDMIN and provide it to the load dependent comparison logic 130.” | 对比文件明确公开了“find minimum logic 132”（查找最小逻辑），其连接到每个LED串底部的节点108，以检测各个净空调节电压（VD1-VDN），并确定其中的最小值VDMIN。VDMIN作为表示最小净空电压的信号，被提供给负载相关比较逻辑130。因此，“find minimum logic 132”即构成了具有输出端（输出VDMIN）的净空感测电路。该技术特征被直接公开。 |
| **技术特征H：所述净空信号表示介于所述电路的所述输入电源电压(VIN)和所述电路(100)的所述驱动输出端(112a)的电压之间的差值，** 《隐含公开》 | 第[0010]段：“... provides a regulated output voltage VOUT at node 104...”； 第[0012]段：“Headroom voltages VD1 to VDN ... VD1 to VDN must be maintained at a proper level such that the power losses on MOSFET transistor 122 for each LED channel are minimized ...” | 在对比文件中，净空电压VDn被监测并用于最小化晶体管122上的功率损耗。晶体管122串联在LED串106的底部（节点108）和感测电阻124之间。对于每个LED串通道，晶体管122上的电压降（即其漏源电压Vds）是影响功耗的关键因素。这个电压降实质上对应于驱动电路的输出电压（VOUT施加在LED串顶端）与LED串底部电压（VDn）之间的差值的一部分（减去LED串和晶体管饱和压降等）。虽然对比文件没有直接数学定义净空电压为VIN-VOUT，但本领域技术人员公知，在开关电源驱动的LED电路中，优化效率通常关注的是调整电源输出电压VOUT，使其略高于LED串所需电压（即VDn加上晶体管工作所需的最小电压），以最小化线性调节器（晶体管122）上的压降和功耗。这个被优化的“净空”本质上反映了电源电压（VOUT，由VIN转换而来）与负载端电压之间的差值关系。因此，对比文件隐含公开了净空信号表示输入电源相关电压（VOUT，由VIN调节产生）与驱动输出点电压（与负载连接点相关）之间的差值这一概念。 |
| **技术特征I：所述控制电路具有连接至所述净空感测电路的所述输出端的第二输入端，** 《直接公开》 | 第[0014]段：“The find minimum logic 132 ... determine the minimum headroom voltage VDMIN and provide it to the load dependent comparison logic 130.”； 第[0015]段：“The load dependent comparison logic 130 receives the minimum headroom voltage VDMIN from the find minimum logic 132 ...” | 对比文件明确记载了负载相关比较逻辑130（属于控制电路的一部分）接收来自查找最小逻辑132（净空感测电路）输出的最小净空电压VDMIN。这相当于控制电路具有连接至净空感测电路输出端的第二输入端。因此，该技术特征被直接公开。 |
| **技术特征J：其中基于从所述净空感测电路接收的所述净空信号设置所述控制回路的响应特性。** 《直接公开》 | 第[0015]段：“If the minimum headroom regulation voltage VDi ... is lower than a particular threshold, the load dependent comparison logic 130 generates a logical ‘high’ value on the UP signal line. Otherwise, ... generates a logical ‘high’ value on the DOWN signal line ... These UP and DOWN control values are used to alter the output voltage VOUT of the voltage regulator 102.”； 第[0016]段：“The up-down counter circuit 134 receives the UP-DOWN control signals ... The N-bit digital signal is a digital value of a desired reference voltage VREF. The digital to analog converter 138 generates a reference voltage signal VREF responsive to the N-bit digital signal ... which is provided to the voltage regulator 102 as the reference voltage VREF.” | 对比文件清晰描述了基于接收到的净空信号（最小净空电压VDMIN）来设置控制回路响应特性的过程：比较逻辑130根据VDMIN与阈值的比较结果，产生UP/DOWN信号；这些信号通过计数器和DAC，最终改变提供给电压调节器102的参考电压VREF。VREF的改变直接导致电压调节器102的输出电压VOUT被调节，从而改变了整个控制回路（包括电压调节器102和反馈）的响应特性（即其输出电压的设定点）。因此，基于净空信号设置控制回路响应特性的技术特征被直接公开。 |
| **技术特征K：其中，所接收的所述净空信号设置所述控制回路的所述响应特性的增益(304，404)。** 《未公开》 | 未发现相关内容。 | 目标专利中，净空信号用于直接设置控制回路中运算放大器级的增益（例如通过增益控制输入端G，见说明书[0043]段）。对比文件中，净空信号（VDMIN）用于产生UP/DOWN信号，进而调整参考电压VREF，最终改变输出电压VOUT。这是一个对输出设定点的数字或模拟调节，并未涉及通过净空信号直接、连续或可编程地改变控制回路中误差放大器或其他放大元件的开环增益、闭环增益或转移函数的增益。对比文件没有公开通过净空信号设置“响应特性的增益”这一技术手段。 |
| **技术特征L：其中，所接收的所述净空信号设置所述响应特性的带宽(402，404)。** 《未公开》 | 未发现相关内容。 | 目标专利中，净空信号用于设置控制回路的带宽，例如通过改变补偿网络中的电容值来移动主极点位置（见说明书[0045]-[0047]段）。对比文件中，净空信号用于调整输出电压的直流设定点（VOUT），并未提及或暗示通过净空信号来改变控制回路的频率响应特性，如带宽、极点位置等。设置带宽与设置直流输出电压是不同的技术概念。因此，对比文件未公开此特征。 |
| **技术特征M：其中，所接收的所述净空信号设置频率响应曲线的极点位置(RC，CC2)，所述频率响应曲线表示所述控制回路的响应特性。** 《未公开》 | 未发现相关内容。 | 目标专利涉及通过净空信号动态调整补偿网络（如RC， CC2）以改变控制回路频率响应曲线的极点位置。对比文件完全未涉及控制回路的频率响应、极点、零点或补偿网络的设计与调整。其控制核心是基于阈值的比较和数字计数来调整参考电压，属于设定点控制，而非对环路动力学（如极点位置）的连续或自适应调整。因此，该特征未被公开。 |
| **技术特征N：其中，所接收的所述净空信号设置频率响应曲线的主极点位置，所述频率响应曲线表示所述控制回路的所述响应特性。** 《未公开》 | 未发现相关内容。 | 同特征M，目标专利明确公开了设置主极点位置。对比文件未涉及任何关于控制回路频率响应、极点（无论是主极点还是其他极点）的内容，更不用说通过净空信号来设置主极点位置。因此，该特征未被公开。 |
| **技术特征O：其中，所述控制电路包括放大器级(404)和补偿级(402)，其中包括所述补偿级的电路元件确定所述控制回路的所述响应特性，其中所述补偿级的所述电路元件中的至少一个电路元件使用所述净空信号而可选择用于改变所述控制电路的带宽。** 《未公开》 | 未发现相关内容。 | 目标专利的控制电路包含明确的放大器级和补偿级（如运算放大器404和补偿网络402），并利用净空信号选择补偿网络元件（如CC2）以改变带宽。对比文件中的控制电路（负载相关比较逻辑130、计数器134、DAC 138等）是数字/逻辑电路和DAC的组合，用于生成参考电压VREF。其电压调节器102内部可能包含误差放大器和补偿网络，但对比文件既未披露其内部补偿级的具体结构，也未披露使用净空信号去选择或改变任何补偿网络元件以调整带宽。因此，该特征未被公开。 |
| **技术特征P：其中，所述放大器级(404)包括增益控制输入端，其中所述净空信号被提供至所述增益控制输入端以设置所述放大器级的增益。** 《未公开》 | 未发现相关内容。 | 目标专利明确记载了运算放大器装置404具有增益控制输入端G，净空信号HDRM_out被提供至该端以设置增益（说明书[0043]段）。对比文件中没有描述任何放大器具有可由外部信号（如净空信号）控制的增益控制输入端。其误差放大器126用于电流调节，其增益是固定的或由内部设计决定，并非由净空信号动态设置。因此，该特征未被公开。 |
| **技术特征Q：进一步包括负载感测电路(118)，所述负载感测电路(118)具有用于负载信号的输出端，所述负载信号表示所述电路上的电负载，所述控制电路进一步具有连接至所述负载感测电路的所述输出端的第三输入端，其中基于从所述负载感测电路接收的所述负载信号进一步设置所述控制回路的所述响应特性。** 《隐含公开》 | 第[0012]段：“... signal VLED provided from a controller at a higher system level sets the bias current of the LED strings and is equal to VLED=ILED*RSNS1. VLED is a reference voltage used to set the current value through each LED string.”； 第[0019]段：“The LED bias voltage reference VLED is applied to the non-inverting input of amplifier 306.”； 第[0015]段：“The load dependent comparison logic 130 receives ... the VLED voltage signal.”； 第[0020]段：“The LED bias voltage VLED is scaled ... VHIGH and VLOW should be high enough such that under all conditions, MOSFET transistor 122 ... can sustain the LED bias voltage with enough margin.” | 对比文件公开了VLED信号，该信号来自更高层级的控制器，用于设定LED串的偏置电流（ILED）。VLED的值直接对应于负载电流（ILED = VLED / RSNS1），因此VLED是一个表示电路上电负载（即LED电流）的负载信号。负载相关比较逻辑130接收这个VLED信号（第三输入端），并利用它来生成负载相关的阈值电压VHIGH和VLOW（见第[0020]段）。这些阈值电压随后与净空信号（VDMIN）比较，以产生控制信号（UP/DOWN）来调整VREF，从而最终设置控制回路（调节VOUT）的响应特性。因此，虽然对比文件中的“负载感测”可能不是独立的传感器电路，而是利用已有的设定参考VLED，但VLED确实起到了“负载信号”的作用，并且基于该信号（通过影响阈值）进一步设置了控制回路的响应特性。本领域技术人员可以从对比文件的内容中合理推断出该技术方案。 |
| **技术特征R：其中，所接收的所述负载信号设置频率响应曲线的零点的零点位置(RC)，所述频率响应曲线表示所述控制回路的响应特性。** 《未公开》 | 未发现相关内容。 | 目标专利中，负载信号（Ld_sns_out）用于设置控制回路频率响应曲线中内部零点的位置（例如通过调节补偿网络中的电阻RC，见说明书[0047], [0058]段）。对比文件完全没有涉及通过负载信号（VLED）来设置或调整控制回路频率响应中的任何零点。VLED仅用于生成比较阈值，不涉及环路补偿或零点调整。因此，该特征未被公开。 |
| **技术特征S：其中，所述电负载是从所述驱动器级的所述输出端去往连接至所述驱动器级的负载的电流。** 《直接公开》 | 第[0012]段：“VLED=ILED*RSNS1. ... The LED current is regulated to be VLED/RSNS1.” | 对比文件明确说明了LED电流ILED（即从驱动器输出端流向LED负载的电流）是由VLED和RSNS1设定的。因此，电负载明确为从驱动器级输出端流向负载（LED串）的电流。该特征被直接公开。 |
| **技术特征T：其中，所述净空感测电路连接至所述驱动器级的电压源以及所述驱动器级的所述输出端。** 《隐含公开》 | 第[0010]段：“... provides a regulated output voltage VOUT at node 104 to a plurality of LED strings 106...”； 第[0012]段：“Headroom voltages VD1 to VDN ...”； 第[0014]段：“The find minimum logic 132 is connected to each of the nodes 108 at the bottom of each LED string 106 to detect the headroom regulation voltage...” | 对比文件的净空感测电路（find minimum logic 132）连接到每个LED串底部的节点108，以检测净空调节电压VDn。节点108是驱动器级（电压调节器102+线性调节器）最终驱动LED负载的端点之一。虽然对比文件没有明确说明净空感测电路直接连接到电压调节器102的输入电压源（VIN），但VDn的监测是为了确保晶体管122（线性调节器）工作在饱和区并最小化其功耗。晶体管122的源极连接至节点108，漏极通过电阻124接地。晶体管122上的电压（影响其工作区域）取决于其栅源电压和漏源电压。为了正确感知“净空”，电路需要感知与驱动输出和负载条件相关的电压。节点108的电压（VDn）与驱动输出电压（VOUT，施加在LED串顶端）以及负载电流（影响晶体管122的压降）相关。虽然连接点不是直接的“驱动器级的输出端”（节点104），但节点108是驱动器级输出电流路径上的关键点，其电压信息结合已知的VOUT（或VIN）可用于评估有效的“净空”。本领域技术人员可以理解，为了优化效率而监测线性调节器上的压降，实质上是在监测驱动器级输出端（或相关点）与电源（或参考地）之间的电压关系。因此，可以合理推断净空感测电路连接到了与驱动器级电压源和输出端相关的电路节点上。 |
| **技术特征U：其中，所述净空感测电路包括阈值设置电路。** 《直接公开》 | 第[0019]段：“The load dependent comparison logic 130 generates the DOWN control signals and UP control signals responsive to minimum threshold voltage VDMIN and two load dependent threshold voltages VHIGH and VLOW.”； 第[0020]段：“The LED bias voltage VLED is scaled according to the ratio of resistor 324 and 314 ... Thus, the low load dependent threshold voltage VLOW=VLED×R2/R1+IOS×R2, and the high load dependent threshold voltage VHIGH=VLED×R2/R1+IOS×R2+IOS×R3.” | 对比文件明确公开了负载相关比较逻辑130使用两个负载相关的阈值电压VHIGH和VLOW，与净空信号VDMIN进行比较。这些阈值电压（VHIGH, VLOW）是根据负载信号VLED和偏移电流IOS生成的。生成这些阈值电压的电路（包括放大器306、晶体管308、电流镜316-318、电阻314、324、330和电流源IOS 326）构成了一个阈值设置电路。该电路是净空感测和比较系统的一部分，用于为净空电压比较设定动态阈值。因此，该特征被直接公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<I>>><<<J>>><<<S>>><<<U>>><<<h>>><<<q>>><<<t>>>