返回项目页面
对比文件列表
2001-04-13_JP2001102696A_发明专利_JP2001102696A Wiring board and manufacturing method therefor_+++A_B_C_D_E_J_M_N_O_Y_Z_k_l+++.docx
2026-07-03 01:04
2004-07-08_JP2004193168A_发明专利_JP2004193168A Wiring board and its manufacturing method_+++A_B_C_D_E_J_M_N_O_Y_Z_f_g_h_i_k_l_p+++.docx
2026-07-03 01:04
2004-11-18_US2004229024A_发明申请_US20040229024A1 Multi-layer printed circuit board and method for manufacturing the same_+++A_B_C_D_e+++.docx
2026-07-03 01:04
2005-07-06_JP3669284B_发明专利_JP3669284B2 ink cartridge_+++B_C_D_E_a+++.docx
2026-07-03 01:04
2007-04-16_TW200715919A_发明专利_TW200715919A 二層軟性電路板 DUAL-LAYERED FLEXIBLE CIRCUIT BOARD_+++A_B_C_D_R_S_T_U_V_W_e_j_m_n_o_x+++.docx
2026-07-03 01:04
2008-03-05_KR1020080020077A_发明公开_KR1020080020077A 고밀도 인쇄회로기판 및 그 제조 방법_+++A_B_C_D_R_T_U_V_e_m_n_o_x+++.docx
2026-07-03 01:04
2009-05-19_US7535095B_发明授权_US07535095B1 Printed wiring board and method for producing the same_+++A_B_C_D_E_R_S_T_U_V_W_X+++.docx
2026-07-03 01:04
2010-06-11_KR1020100063526A_发明公开_KR1020100063526A 인쇄회로기판 제조방법_+++A_B_C_D_E_R_S_T_U_V_W_X_j_m_n_o+++.docx
2026-07-03 01:04
2012-06-21_US2012152594A_发明申请_US20120152594A1 REDUCED CIRCUIT TRACE ROUGHNESS FOR IMPROVED SIGNAL PERFORMANCE_+++A_B_C_D_E_J_K_f_h_i_p+++.docx
2026-07-03 01:04
2013-10-29_US8568856B_发明授权_US08568856B2 Two-layer flexible substrate_+++A_B_R_S_T_U_V_W_c_d_e_x+++.docx
2026-07-03 01:04
2013-11-20_KR1020130126433A_发明公开_KR1020130126433A 외부전극형성용 캐리어 플레이트 및 제조방법_+++A+++.docx
2026-07-03 01:04
2014-05-19_JP2014093355A_发明专利_JP2014093355A Method for manufacturing printed-wiring board_+++A_B_C_D_R_S_T_U_e_j_m_n_o_v_w_x+++.docx
2026-07-03 01:04
2014-07-03_US2014186651A_发明申请_US20140186651A1 PRINTED CIRCUIT BOARD HAVING COPPER PLATED LAYER WITH ROUGHNESS AND METHOD OF MANUFACTURING THE SAME_+++A_B_C_D_F_K_P_R_S_T_U_V_e_h_i_j_m_n_o_w_x+++.docx
2026-07-03 01:04
2014-07-08_KR1020140086523A_发明公开_KR1020140086523A 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법_+++A_B_C_D_E_F_H_I_K_P_R_S_T_U_V_W_j_m_n_o_x+++.docx
2026-07-03 01:04
2015-01-15_JP2015008260A_发明专利_JP2015008260A 高周波用プリント配線板_+++A_B_C_D_e+++.docx
2026-07-03 01:04
2015-01-15_US2015014027A_发明申请_US20150014027A1 WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME_+++A_B_C_D_E_F_K_P_Z_j_m_n_o+++.docx
2026-07-03 01:04
2016-08-08_KR1020160093403A_发明公开_KR1020160093403A 전자파차폐구조물_+++A_b_c_d_e_k_r_s_t_u_v_w_x+++.docx
2026-07-03 01:04
2016-12-06_US9516765B_发明授权_US09516765B2 Method for producing printed wiring board_+++A_B_C_D_E_R_S_T_U_V_W_X+++.docx
2026-07-03 01:04
2017-05-04_US2017127519A_发明申请_US20170127519A1 CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME_+++A_B_C_D_E_J_M_N_O_R_S_T_U_V_W_X_Z_y+++.docx
2026-07-03 01:04
2017-09-22_KR1020170107040A_发明公开_KR1020170107040A 조면화 처리 구리박 및 프린트 배선판_+++A_B_C_D_E_J_M_N_O+++.docx
2026-07-03 01:04
2017-10-19_JP2017191894A_发明专利_JP2017191894A プリント配線基板及びその製造方法_+++A_B_C_D_R_S_T_U_e_v_w_x+++.docx
2026-07-03 01:04
2017-10-19_US2017303394A_发明申请_US20170303394A1 PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME_+++A_B_C_D_E_F_H_P_R_S_T_U_V_W_X_j_m_n_o+++.docx
2026-07-03 01:04
2018-01-18_JP2018010931A_发明专利_JP2018010931A 配線基板及びその製造方法_+++A_B_C_D_E_K_f_h_i_j_m_n_o+++.docx
2026-07-03 01:04
US10170405B2_Description_20260619_1134_+++A_B_C_D_E_J_K_L_M_N_O_f_h_i_p+++.docx
2026-07-03 01:04
2014-07-08_KR1020140086523A_发明公开_KR1020140086523A 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법_+++A_B_C_D_E_F_H_I_K_P_R_S_T_U_V_W_j_m_n_o_x+++.docx

对比文件名称:2014-07-08_KR1020140086523A_发明公开_KR1020140086523A 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법

目标专利名称:1558印刷电路板CN113243145B

本次调用的模型名称:GPT-4(统称)

### 特征比对表格

技术特征描述及公开性判断对比文件原文引用(翻译)公开性论述
**特征A:包括(直接公开)**[0016]“第一发明:印刷电路板包括基板、在基板上形成的铜箔层、以及在铜箔层上形成的具有各向异性晶体取向结构的镀铜层。”对比文件明确公开了印刷电路板包含基板、铜箔层及镀铜层,等同于目标专利的“包括”,直接公开。
**特征B:绝缘层(直接公开)**[0040]“绝缘体或预浸料(110)……绝缘层(131)”;[0041]“绝缘层在电路层之间或电子部件之间提供绝缘性”。对比文件描述了绝缘基板、绝缘层等结构,其绝缘层即目标专利中的绝缘层,作用相同(提供绝缘支撑),直接公开。
**特征C:电路图案(直接公开)**[0016]“镀铜层”;[0051]“在图案部形成镀铜层,作为电路布线”。对比文件中的镀铜层(铜布线)即为电路图案,用于传输信号,直接公开。
**特征D:电路图案设置在绝缘层上(直接公开)**[0016]“在基板上形成的铜箔层和镀铜层”(基板为绝缘基板);[0051]“在绝缘基板上形成作为镀覆种子层的铜箔层”。对比文件中电路图案(镀铜层/铜箔层)形成于绝缘基板上,即绝缘层上,直接公开。
**特征E:电路图案包括上表面、下表面、第一侧表面和第二侧表面(直接公开)**[0020]“镀铜层的上表面或上表面和侧表面形成有粗糙度”;[0051]“在绝缘基板上形成铜箔层,在图案部形成镀铜层”。对比文件明确提及镀铜层的上表面、侧表面(第一和第二侧表面),且下表面必然存在(与种子层接触),电路图案整体具有四个表面,直接公开。
**特征F:电路图案的上表面、下表面、第一侧表面和第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.31μm以下(直接公开)**[0018]“镀铜层具有0.02至0.5μm的算术平均粗糙度Ra”;[0020]“镀铜层的上表面或上表面和侧表面形成有粗糙度”;实施例1([0065]):“在上表面和侧表面形成粗糙度,平均粗糙度约0.05μm”。对比文件公开了镀铜层Ra为0.02~0.5μm,该范围完全包含0.31μm以下;且实施例1中上表面及两侧表面均形成粗糙度(至少三个表面),这些表面的Ra必然在该范围内。因此直接公开。
**特征G:在电路图案的表面中长度长的部分的粗糙度小于长度小的部分的粗糙度(未公开)**无对应内容。对比文件未提及基于表面长度大小来设定不同粗糙度的概念,也未给出任何长度与粗糙度关系的教导或暗示,本领域技术人员无法直接或合理推断出该技术特征。
**特征H:电路图案的上表面、下表面、第一侧表面和第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.17μm以下(直接公开)**[0018]“镀铜层具有0.02至0.5μm的算术平均粗糙度Ra”;[0020]“镀铜层的上表面或上表面和侧表面形成有粗糙度”。0.17μm以下属于0.02~0.5μm范围之内,且实施例1中粗糙度约0.05μm(小于0.17),因此该数值范围被对比文件直接覆盖;三个表面(上表面及两侧表面)的Ra值均在此范围内,直接公开。
**特征I:电路图案的上表面、下表面、第一侧表面和第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.1μm至0.13μm(直接公开)**[0018]“镀铜层具有0.02至0.5μm的算术平均粗糙度Ra”;[0065]实施例1:平均粗糙度约0.05μm(但范围包含0.1~0.13)。对比文件的Ra范围0.02~0.5完全包含0.1~0.13,本领域技术人员可直接从该范围中获得此子区间;且实施例1的三个表面(上、第一侧、第二侧)均形成粗糙度,故直接公开。
**特征J:电路图案的宽度方向上的横截面中的上表面的长度和下表面长度中的至少一个与电路图案的横截面中的第一侧表面的长度和第二侧表面的长度中的至少一个不同(隐含公开)**无直接表述;但根据[0046]“镀铜层的上表面和侧表面”以及一般电路图案截面形状可知宽度与高度通常不同。电路图案通常为矩形截面,其宽度(上/下表面长度)与高度(侧表面长度)必然不同,这是本领域公知常识。对比文件虽未明确,但本领域技术人员可合理推断其必然存在长度差异,因此隐含公开。
**特征K:电路图案的上表面和下表面中的至少一个的表面粗糙度(Ra)与电路图案的第一侧表面和第二侧表面中的至少一个的表面粗糙度(Ra)不同(直接公开)**[0062]“仅在镀铜层上部形成粗糙度,可以降低信号传输损耗”;[0066]实施例2:“仅在上部形成粗糙度,侧表面无处理”。实施例2明确仅在上表面形成粗糙度(Ra约0.05μm),而侧表面未进行粗糙化处理(即粗糙度较小或未控制)。因此上表面与侧表面的粗糙度必然不同,直接公开。
**特征L:电路图案的横截面中的上表面的长度和下表面的长度中的至少一个大于电路图案的横截面中的第一侧表面的长度和第二侧表面的长度中的至少一个;并且电路图案的上表面和下表面中的至少一个的表面粗糙度(Ra)小于电路图案的第一侧表面和第二侧表面中的至少一个的表面粗糙度(Ra)(未公开)**无对应关系;实施例2中上表面长度大于侧表面高度,但上表面粗糙度大、侧表面粗糙度小(相反)。对比文件未教导长度大的表面粗糙度应更小的关系,相反实施例2给出了长度大的表面粗糙度反而大的技术方案,因此该特征未公开。
**特征M:上表面的长度是上表面的宽度(隐含公开)**无明确定义;但电路图案上表面在横截面中的长度即为宽度,为本领域公知。电路图案横截面中上表面的长度即其宽度尺寸,属物理常识,对比文件虽未文字限定,但本领域技术人员必然如此理解,隐含公开。
**特征N:下表面的长度是下表面的宽度(隐含公开)**同M。下表面长度即宽度,与上表面类似,本领域技术人员可直接认定,隐含公开。
**特征O:第一侧表面的长度和第二侧表面的长度是电路图案的高度(隐含公开)**无明确定义;但侧表面长度对应截面高度,为本领域公知。电路图案横截面中侧表面长度即为图案高度,属常见认识,对比文件隐含公开。
**特征P:电路图案的上表面、下表面、第一侧表面和第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.42μm以下(直接公开)**[0018]“镀铜层具有0.02至0.5μm的算术平均粗糙度Ra”。0.42μm以下完全落入0.02~0.5μm范围内,且实施例1三个表面的Ra(约0.05μm)在该范围内,因此直接公开。
**特征Q:电路图案的阻抗为35.3Ω以下(未公开)**无提及阻抗值。对比文件全文未涉及电路图案的阻抗值或相关测量,本领域技术人员无法得出该特征。
**特征R:电路图案包括电镀种子层(直接公开)**[0051]“在绝缘基板上形成作为镀覆种子层的铜箔层”。对比文件明确铜箔层用作种子层,即电镀种子层,直接公开。
**特征S:电镀种子层设置在绝缘层上(直接公开)**[0051]“在绝缘基板上形成……铜箔层”。种子层直接形成于绝缘基板(绝缘层)上,直接公开。
**特征T:图案层(直接公开)**[0016]“在铜箔层上形成的镀铜层”;[0051]“在图案部形成镀铜层”。镀铜层即为图案层(电路布线),直接公开。
**特征U:图案层设置在电镀种子层上(直接公开)**[0016]“在铜箔层上形成的镀铜层”。镀铜层(图案层)形成于铜箔层(种子层)上,直接公开。
**特征V:电路图案的上表面是图案层的上表面(直接公开)**[0020]“镀铜层的上表面”;[0051]“镀铜层作为图案层”。对比文件中镀铜层(图案层)的上表面即为电路图案的上表面,直接公开。
**特征W:电路图案的下表面是电镀种子层的下表面(直接公开)**[0016]“在基板上形成的铜箔层”(铜箔层下表面与基板接触);[0051]“铜箔层作为种子层”。电路图案整体包括种子层和图案层,下表面为种子层与绝缘层接触的面,对比文件可明确推知,直接公开。
**特征X:电路图案的第一侧表面包括电镀种子层的第一侧表面和图案层的第一侧表面;电路图案的第二侧表面包括电镀种子层的第二侧表面和图案层的第二侧表面(隐含公开)**[0051]“在种子层上形成镀铜层(图案层)”;最终结构种子层与图案层侧面均暴露。制造过程中种子层和图案层被层叠蚀刻或显影后,两者侧边共同构成电路图案的侧表面,这是常规工艺的必然结果。本领域技术人员可合理推断,因此隐含公开。
**特征Y:电路图案的宽度方向上的横截面中的上表面的长度小于电路图案的宽度方向上的横截面中的下表面的长度(未公开)**无相关尺寸对比。对比文件未提及上表面与下表面的长度大小关系,也未暗示种子层与图案层的宽度差异,本领域技术人员无法推导出此特征。
**特征Z:电路图案的宽度方向上的横截面中的第一侧表面和第二侧表面中的至少一个具有规定的倾斜角度并且连接在电路图案的上表面和下表面之间(未公开)**无有关倾斜角度的描述;对比文件锚定结构为钩状([0048]),但未定义侧表面倾斜角度。对比文件未明确侧表面倾斜角度,其形成的锚定结构形状不规则,不能直接或合理得出具有“规定的倾斜角度”的特征,因此未公开。

### 公开性代码汇总

根据上述分析,对比文件直接公开或隐含公开的技术特征代码按序排列如下:

<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<H>>><<<I>>><<<K>>><<<P>>><<<R>>><<<S>>><<<T>>><<<U>>><<<V>>><<<W>>><<<j>>><<<m>>><<<n>>><<<o>>><<<x>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE