返回项目页面
对比文件列表
2001-04-13_JP2001102696A_发明专利_JP2001102696A Wiring board and manufacturing method therefor_+++A_B_C_D_E_J_M_N_O_Y_Z_k_l+++.docx
2026-07-03 01:04
2004-07-08_JP2004193168A_发明专利_JP2004193168A Wiring board and its manufacturing method_+++A_B_C_D_E_J_M_N_O_Y_Z_f_g_h_i_k_l_p+++.docx
2026-07-03 01:04
2004-11-18_US2004229024A_发明申请_US20040229024A1 Multi-layer printed circuit board and method for manufacturing the same_+++A_B_C_D_e+++.docx
2026-07-03 01:04
2005-07-06_JP3669284B_发明专利_JP3669284B2 ink cartridge_+++B_C_D_E_a+++.docx
2026-07-03 01:04
2007-04-16_TW200715919A_发明专利_TW200715919A 二層軟性電路板 DUAL-LAYERED FLEXIBLE CIRCUIT BOARD_+++A_B_C_D_R_S_T_U_V_W_e_j_m_n_o_x+++.docx
2026-07-03 01:04
2008-03-05_KR1020080020077A_发明公开_KR1020080020077A 고밀도 인쇄회로기판 및 그 제조 방법_+++A_B_C_D_R_T_U_V_e_m_n_o_x+++.docx
2026-07-03 01:04
2009-05-19_US7535095B_发明授权_US07535095B1 Printed wiring board and method for producing the same_+++A_B_C_D_E_R_S_T_U_V_W_X+++.docx
2026-07-03 01:04
2010-06-11_KR1020100063526A_发明公开_KR1020100063526A 인쇄회로기판 제조방법_+++A_B_C_D_E_R_S_T_U_V_W_X_j_m_n_o+++.docx
2026-07-03 01:04
2012-06-21_US2012152594A_发明申请_US20120152594A1 REDUCED CIRCUIT TRACE ROUGHNESS FOR IMPROVED SIGNAL PERFORMANCE_+++A_B_C_D_E_J_K_f_h_i_p+++.docx
2026-07-03 01:04
2013-10-29_US8568856B_发明授权_US08568856B2 Two-layer flexible substrate_+++A_B_R_S_T_U_V_W_c_d_e_x+++.docx
2026-07-03 01:04
2013-11-20_KR1020130126433A_发明公开_KR1020130126433A 외부전극형성용 캐리어 플레이트 및 제조방법_+++A+++.docx
2026-07-03 01:04
2014-05-19_JP2014093355A_发明专利_JP2014093355A Method for manufacturing printed-wiring board_+++A_B_C_D_R_S_T_U_e_j_m_n_o_v_w_x+++.docx
2026-07-03 01:04
2014-07-03_US2014186651A_发明申请_US20140186651A1 PRINTED CIRCUIT BOARD HAVING COPPER PLATED LAYER WITH ROUGHNESS AND METHOD OF MANUFACTURING THE SAME_+++A_B_C_D_F_K_P_R_S_T_U_V_e_h_i_j_m_n_o_w_x+++.docx
2026-07-03 01:04
2014-07-08_KR1020140086523A_发明公开_KR1020140086523A 조도가 형성된 동도금층을 구비한 인쇄회로기판 및 이의 제조방법_+++A_B_C_D_E_F_H_I_K_P_R_S_T_U_V_W_j_m_n_o_x+++.docx
2026-07-03 01:04
2015-01-15_JP2015008260A_发明专利_JP2015008260A 高周波用プリント配線板_+++A_B_C_D_e+++.docx
2026-07-03 01:04
2015-01-15_US2015014027A_发明申请_US20150014027A1 WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME_+++A_B_C_D_E_F_K_P_Z_j_m_n_o+++.docx
2026-07-03 01:04
2016-08-08_KR1020160093403A_发明公开_KR1020160093403A 전자파차폐구조물_+++A_b_c_d_e_k_r_s_t_u_v_w_x+++.docx
2026-07-03 01:04
2016-12-06_US9516765B_发明授权_US09516765B2 Method for producing printed wiring board_+++A_B_C_D_E_R_S_T_U_V_W_X+++.docx
2026-07-03 01:04
2017-05-04_US2017127519A_发明申请_US20170127519A1 CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME_+++A_B_C_D_E_J_M_N_O_R_S_T_U_V_W_X_Z_y+++.docx
2026-07-03 01:04
2017-09-22_KR1020170107040A_发明公开_KR1020170107040A 조면화 처리 구리박 및 프린트 배선판_+++A_B_C_D_E_J_M_N_O+++.docx
2026-07-03 01:04
2017-10-19_JP2017191894A_发明专利_JP2017191894A プリント配線基板及びその製造方法_+++A_B_C_D_R_S_T_U_e_v_w_x+++.docx
2026-07-03 01:04
2017-10-19_US2017303394A_发明申请_US20170303394A1 PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME_+++A_B_C_D_E_F_H_P_R_S_T_U_V_W_X_j_m_n_o+++.docx
2026-07-03 01:04
2018-01-18_JP2018010931A_发明专利_JP2018010931A 配線基板及びその製造方法_+++A_B_C_D_E_K_f_h_i_j_m_n_o+++.docx
2026-07-03 01:04
US10170405B2_Description_20260619_1134_+++A_B_C_D_E_J_K_L_M_N_O_f_h_i_p+++.docx
2026-07-03 01:04
2017-05-04_US2017127519A_发明申请_US20170127519A1 CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME_+++A_B_C_D_E_J_M_N_O_R_S_T_U_V_W_X_Z_y+++.docx

对比文件的名称:2017-05-04_US2017127519A_发明申请_US20170127519A1 CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME

目标专利的名称:1558印刷电路板CN113243145B

本次调用的模型名称:DeepSeek-R1

以下是根据目标专利权利要求技术特征的比对表格,并对每个特征是否被对比文件公开进行判断。

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用(中文翻译,保留段落标号)公开性论述
技术特征A:包括<br>《直接公开》[0023] “电路板40可以包括介电层17、第一电路层16、第二电路层23、导电柱24、两个阻焊层26、芯片27和模塑化合物层28。”对比文件明确公开了一种电路板,其包含多个组件,因此公开了“包括”这一特征。
技术特征B:绝缘层<br>《直接公开》[0023] “电路板40可以包括介电层17。” [0024] “介电层17包括第一侧和与第一侧相对的第二侧。”对比文件中的介电层(dielectric layer)即为绝缘层,直接对应。
技术特征C:电路图案<br>《直接公开》[0025] “第一电路层16可以包括多个第一电路图案15。” [0026] “第二电路层23可以包括多个第二电路图案231。”对比文件公开了第一电路图案15和第二电路图案231,均属于电路图案。
技术特征D:所述电路图案设置在所述绝缘层上<br>《直接公开》[0024] “第二电路层23位于介电层17的第二侧。” [0026] “第二电路图案231从介电层17向外延伸。”对比文件明确第二电路图案231设置在介电层17的表面上,直接对应特征D。
技术特征E:其中,所述电路图案包括上表面、下表面、第一侧表面和第二侧表面<br>《直接公开》[0025] “每个第一电路图案15具有梯形横截面。” [0026] “每个第二电路图案231可具有梯形或矩形横截面。”梯形或矩形横截面必然包含上、下表面及两个侧表面,本领域技术人员可直接确定。
技术特征F:所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.31μm以下<br>《未公开》对比文件全文未提及电路图案的表面粗糙度数值。对比文件未涉及任何表面粗糙度参数,也未提供相关数值范围,本领域技术人员无法从对比文件得出该特征。
技术特征G:其中,在所述电路图案的表面中长度长的部分的粗糙度小于长度小的部分的粗糙度<br>《未公开》对比文件未提及表面长度与粗糙度的关系。对比文件没有公开不同表面粗糙度的比较关系,不存在任何启示。
技术特征H:其中,所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.17μm以下<br>《未公开》对比文件未提及表面粗糙度数值。同特征F,无任何公开。
技术特征I:其中,所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.1μm至0.13μm<br>《未公开》对比文件未提及表面粗糙度数值。同特征F,无任何公开。
技术特征J:其中,所述电路图案的宽度方向上的横截面中的所述上表面的长度和所述下表面长度中的至少一个与所述电路图案的所述横截面中的所述第一侧表面的长度和所述第二侧表面的长度中的至少一个不同<br>《直接公开》[0025] “每个第一电路图案15具有梯形横截面。” [0026] “每个第二电路图案231可具有梯形横截面。”梯形横截面中,上表面和下表面长度不同(上底≠下底),且侧表面长度(高度)与至少一个底边长度不同,该特征实质公开。
技术特征K:其中,所述电路图案的所述上表面和所述下表面中的至少一个的表面粗糙度(Ra)与所述电路图案的所述第一侧表面和所述第二侧表面中的至少一个的表面粗糙度(Ra)不同<br>《未公开》对比文件未涉及任何表面粗糙度及其比较。对比文件未公开表面粗糙度,更无法比较不同表面的粗糙度。
技术特征L:其中,所述电路图案的所述横截面中的所述上表面的长度和所述下表面的长度中的至少一个大于所述电路图案的所述横截面中的所述第一侧表面的长度和所述第二侧表面的长度中的至少一个;并且中,所述电路图案的所述上表面和所述下表面中的至少一个的表面粗糙度(Ra)小于所述电路图案的所述第一侧表面和所述第二侧表面中的至少一个的表面粗糙度(Ra)<br>《未公开》对比文件未涉及长度与粗糙度的组合关系。前半部分长度关系可能从梯形截面推断,但后半部分粗糙度关系完全未公开,整体未公开。
技术特征M:其中,所述上表面的长度是所述上表面的宽度<br>《直接公开》[0025] “每个第一电路图案15具有梯形横截面。”梯形横截面中,上表面的长度即上底边的宽度,本领域技术人员直接理解。
技术特征N:其中,所述下表面的长度是所述下表面的宽度<br>《直接公开》[0025] “每个第一电路图案15具有梯形横截面。”梯形横截面中,下表面的长度即下底边的宽度,直接得出。
技术特征O:所述第一侧表面的长度和所述第二侧表面的长度是所述电路图案的高度<br>《直接公开》[0025] “每个第一电路图案15具有梯形横截面。”梯形截面中,侧表面长度即为梯形的高度,本领域技术人员可直接确定。
技术特征P:其中,所述电路图案的所述上表面、所述下表面、所述第一侧表面和所述第二侧表面中的至少三个表面的表面粗糙度(Ra)为0.42μm以下<br>《未公开》对比文件未提及任何表面粗糙度数值。无公开。
技术特征Q:其中,所述电路图案的阻抗为35.3Ω以下<br>《未公开》对比文件未提及阻抗值。无公开。
技术特征R:其中,所述电路图案包括:电镀种子层<br>《直接公开》[0047] “第二铜层18通过化学镀铜形成晶种层。” [0063] “第二电路层23的每条线路由化学镀铜(晶种层)和电镀铜组成。”对比文件第二电路图案231明确包含化学镀铜形成的晶种层(即电镀种子层),直接公开。
技术特征S:所述电镀种子层设置在所述绝缘层上<br>《直接公开》[0045] “第二铜层18形成在介电层17的第二侧。” [0047] “第二铜层18通过化学镀铜形成晶种层。”晶种层直接形成在介电层17上,符合特征S。
技术特征T:图案层<br>《直接公开》[0050] “第三铜层25电镀在第二铜层18上。” [0063] “第二电路层23的每条线路由化学镀铜(晶种层)和电镀铜组成。”第三铜层25即为图案层,直接公开。
技术特征U:所述图案层设置在所述电镀种子层上<br>《直接公开》[0050] “第三铜层25电镀在第二铜层18上。”图案层(第三铜层25)直接形成于种子层(第二铜层18)上,公开。
技术特征V:其中,所述电路图案的所述上表面是所述图案层的上表面<br>《直接公开》[0026] “第二电路图案231从介电层17向外延伸。” [0063] “第二电路层23的每条线路由化学镀铜和电镀铜组成。”第二电路图案231的上表面(远离介电层的一面)为图案层(电镀铜)的上表面,公开。
技术特征W:其中,所述电路图案的所述下表面是所述电镀种子层的下表面<br>《直接公开》[0045] “第二铜层18形成在介电层17的第二侧。” [0047] “第二铜层18通过化学镀铜形成晶种层。”第二电路图案231的下表面(接触介电层的一面)为种子层(第二铜层18)的下表面,公开。
技术特征X:其中,所述电路图案的所述第一侧表面包括所述电镀种子层的第一侧表面和所述图案层的第一侧表面;并且中,所述电路图案的所述第二侧表面包括所述电镀种子层的第二侧表面和所述图案层的第二侧表面<br>《直接公开》[0062] “第三铜层25和第二铜层18被蚀刻,保留部分形成第二电路图案231。” [0063] “每条线路由化学镀铜和电镀铜组成。”蚀刻后形成的侧表面必然包含种子层和图案层的侧面,直接公开。
技术特征Y:其中,所述电路图案的宽度方向上的横截面中的所述上表面的长度小于所述电路图案的所述宽度方向上的所述横截面中的所述下表面的长度<br>《隐含公开》[0025] “每个第一电路图案15具有沿延伸方向宽度逐渐减小的特性。” [0026] “每个第二电路图案231可具有梯形横截面。”第一电路图案15明确宽度逐渐减小,即一端宽一端窄;第二电路图案231的梯形截面在干膜蚀刻中通常形成为上窄下宽。虽未直接言明,但本领域技术人员可合理推断该长度关系。
技术特征Z:其中,所述电路图案的所述宽度方向上的所述横截面中的所述第一侧表面和所述第二侧表面中的至少一个具有规定的倾斜角度并且连接在所述电路图案的所述上表面和所述下表面之间<br>《直接公开》[0025] “每个第一电路图案15具有梯形横截面。” [0026] “每个第二电路图案231可具有梯形横截面。”梯形截面的侧表面必然倾斜连接上、下表面,直接公开。

### 输出代码

根据以上判断,对比文件直接公开的技术特征为:A、B、C、D、E、J、M、N、O、R、S、T、U、V、W、X、Z;隐含公开的技术特征为:Y。未公开的技术特征不输出代码。

<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<J>>><<<M>>><<<N>>><<<O>>><<<R>>><<<S>>><<<T>>><<<U>>><<<V>>><<<W>>><<<X>>><<<Z>>><<<y>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE