返回项目页面
对比文件列表
2003-07-11_JP2003197878A_发明专利_JP2003197878A Memory semiconductor device and its manufacturing method_+++g_h+++.docx
2026-03-19 23:39
2007-03-15_JP2007067236A_发明专利_JP2007067236A Integrated-type electronic part and manufacturing method for integrated- type electronic part_+++F_G_H_a_b_d+++.docx
2026-03-19 23:39
2007-06-25_KR1020070065769A_发明公开_KR1020070065769A 박막 캐패시터 및 그 제조 방법, 전자 장치 및 회로 기판_+++G_H_a+++.docx
2026-03-19 23:39
2007-06-27_CN1988083A_发明公开_CN1988083A 薄膜电容器及其制造方法、电子器件和电路板_+++G_a_c_h+++.docx
2026-03-19 23:39
2007-07-05_JP2007173386A_发明专利_JP2007173386A Thin-film capacitor, manufacturing method thereof, electronic equipment, and circuit board_+++A_B_G_d_e_h+++.docx
2026-03-19 23:39
2007-07-05_JP2007173437A_发明专利_JP2007173437A Electronic component_+++G_h+++.docx
2026-03-19 23:39
2007-07-12_US2007158848A_发明申请_US20070158848A1 Electronic component_+++B_G_H_a+++.docx
2026-03-19 23:39
2007-09-06_DE102006013812A_发明专利_DE102006013812A1 Thin film capacitor and method of making the same, electronic device and printed circuit board_+++H_g+++.docx
2026-03-19 23:39
2008-01-10_JP2008004734A_发明专利_JP2008004734A Integrated passive element, and multi-layer wiring substrate incorporating the same_+++A_G_b_c_d_h+++.docx
2026-03-19 23:39
2010-12-02_US2010301452A_发明申请_US20100301452A1 Integrated nano-farad capacitors and method of formation_+++B_G_h+++.docx
2026-03-19 23:39
2011-09-01_WO2011104775A_发明申请_WO2011104775A1 半導体装置_+++A_G_H_b_f+++.docx
2026-03-19 23:39
2011-09-08_JP2011176057A_发明专利_JP2011176057A Semiconductor device_+++A_F_G_H_b_c_d_e+++.docx
2026-03-19 23:39
2012-08-08_JP4997757B_发明专利_JP4997757B2 A thin film capacitor and method of manufacturing the same, electronic device and circuit board_+++H_a_e_g+++.docx
2026-03-19 23:39
2012-10-24_CN1988083B_发明授权_CN1988083B 薄膜电容器及其制造方法、电子器件和电路板_+++A_G_H_b+++.docx
2026-03-19 23:39
2013-02-21_US2013043560A_发明申请_US20130043560A1 Metal-Insulator-Metal Capacitor and Method of Fabricating_+++G_h+++.docx
2026-03-19 23:39
JP2017513222A_Description_20260309_2235_+++A_B_C_E_G_H_d_f+++.docx
2026-03-19 23:39
US2003071293A1_Description_20260309_2235_+++G_a_b_d_h+++.docx
2026-03-19 23:39
US2008233731A1_Description_20260309_2235_+++B_G_H+++.docx
2026-03-19 23:39
2007-06-27_CN1988083A_发明公开_CN1988083A 薄膜电容器及其制造方法、电子器件和电路板_+++G_a_c_h+++.docx

对比文件名称:2007-06-27_CN1988083A_发明公开_CN1988083A 薄膜电容器及其制造方法、电子器件和电路板

目标专利名称:用于晶片翘曲减小的应力缓解结构CN106165094B

模型名称:基于当前指令要求的人工智能分析模型

### 特征比对表格

技术特征描述及公开性判断对比文件原文引用公开性论述
**A:包括:支撑第一沉积层间电介质的基板**“绝缘膜12形成在基础衬底10上。基础衬底10例如为半导体衬底,更具体地,为硅衬底。形成例如氧化硅膜作为绝缘膜12。”(参见图1A及相应描述)**隐含公开**。对比文件公开了“基础衬底10”(如硅衬底)以及形成于其上的“绝缘膜12”(如氧化硅膜)。在对比文件中,基础衬底10用于支撑其上形成的包括绝缘膜12在内的所有薄膜电容器结构。虽然对比文件的绝缘膜12是作为隔离层连续覆盖在衬底上(不同于目标专利中“仅在第一导电层的表面上”沉积的ILD),但其“基础衬底10”及其支撑作用与本领域技术人员所理解的“基板”相同。因此,本领域技术人员可以毫无疑义地认识到对比文件公开了用于支撑的基板。
**B:包括后端制程(BEOL)导电层的第一导电栈,所述第一导电栈处于相对于所述基板的第一标高处,**对比文件公开了多层导电结构,例如:“电容器电极(下电极)14”、“电容器电极(上电极)18”、“引出电极26a, 26b”、“外部连接电极34a, 34b”。(参见图1A、图5A等)**未被直接或隐含公开**。目标专利的“第一导电栈”是指在集成电路后端制程(BEOL)中形成的、包含多个互连导电层的特定三维结构,其“标高”定义明确(基板有源表面到导电栈中最高导电层底部的距离)。对比文件虽然公开了多个导电层(如电极14、18、引出电极26a、26b等),但这些层共同构成了一个**独立的薄膜电容器器件**,其堆叠结构旨在形成电容功能并防止氢/水扩散,而非目标专利中旨在通过不同标高布局来缓解应力的**导电栈**。本领域技术人员无法从对比文件中得出“第一导电栈”及其“第一标高”的概念。
**C:其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层**“电容器电极(下电极)14”形成在绝缘膜12上;“电容器介电膜16”形成在电容器电极14上;“电容器电极(上电极)18”形成在电容器介电膜16上;“引出电极26a”通过“开口24a”连接到“电容器电极14”;“外部连接电极34a”通过“开口32a”连接到“引出电极26a”。(参见图1A及相应描述)**隐含公开**。对比文件公开了类似的多层堆叠结构:基础衬底(基板)上的绝缘膜12(相当于广义的层间介质,但作用不同),其上的下电极14(相当于第一导电层),其上的电容器介电膜16(相当于第二沉积电介质层),其上的上电极18(相当于第二导电层)。此外,还公开了“引出电极26a”(功能上类似于第三导电层)通过“开口24a”(功能上类似于通孔)与下电极14电连接。虽然对比文件中没有明确“第一沉积层间电介质仅在第一导电层的表面上”这一特定结构(其绝缘膜12是连续层),且各层具体材料和作用(电容介质vs层间绝缘)与目标专利不同,但本领域技术人员从对比文件的堆叠和连接方式中,有可能推理出包含“导电层-电介质层-导电层-通孔-另一导电层”的基本结构框架。
**D:以及包括BEOL导电层的第二导电栈,第二导电栈处于相对于所述基板的不同于第一标高的第二标高处,其中第二导电栈包括直接在所述基板的表面上的第三导电层。**对比文件中的导电结构(如电极14, 18, 引出电极等)均属于同一个薄膜电容器器件,未展示独立且具有不同“标高”的另一个导电栈。图5A中,外部连接电极34a, 34b设置在开口15a中,接触绝缘膜12,但这是同一器件内的电极引出结构。(参见图5A及相应描述)**未被直接或隐含公开**。目标专利的核心之一是设置具有不同“标高”的多个导电栈以实现应力平衡。对比文件仅描述了一个薄膜电容器器件的制造,其所有导电层均服务于该单一器件,没有公开或暗示存在另一个独立的、具有不同空间高度的“第二导电栈”。虽然对比文件有导电层接触基板上的绝缘膜(如图5A的电极34a, 34b),但这并非一个独立的“导电栈”,而是同一器件内的电极部分。因此,无法从对比文件中推理出该特征。
**E:其特征在于,所述基板的表面被暴露在第一导电栈与第二导电栈之间。**对比文件中,在电容器电极图案之间,基础衬底10上的绝缘膜12可能是暴露的(例如图1A中开口15、17、19所对应的区域)。(参见图1A)**未被直接或隐含公开**。目标专利中“基板的表面被暴露”是应力缓解结构的关键设计,通过移除导电栈之间不必要的层间电介质(ILD)来减少应力和翘曲。对比文件中,绝缘膜12表面的暴露是由于形成电容器电极图案和通孔的自然结果,其目的是为了定义电容器区域和形成电连接(如开口15、17、19),**而非**为了有意识地缓解因多层ILD堆积而产生的晶片翘曲应力。两者的目的和作用根本不同。本领域技术人员不能从对比文件推理出为缓解翘曲而暴露基板表面的设计。
**F:其特征在于,包括用第一导电层和第三导电层形成的电感器。**对比文件全文仅涉及薄膜电容器及其制造方法,未提及或描述任何电感器结构。**未被直接或隐含公开**。对比文件的技术主题是薄膜电容器,说明书及附图均未公开任何电感器的结构、布局或形成方法。本领域技术人员无法从对比文件中推理出“电感器”这一技术特征。
**G:其特征在于,第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。**“电容器电极14(下电极)”、“电容器介电膜16”、“电容器电极18(上电极)”。(参见图1A及相应描述)**直接公开**。对比文件的核心就是公开了一种金属-绝缘体-金属(MIM)结构的薄膜电容器。其中,“电容器电极14”(金属,相当于第一导电层)、“电容器介电膜16”(绝缘体,相当于第二沉积电介质层)、“电容器电极18”(金属,相当于第二导电层)明确构成了一个MIM电容器。这与目标专利中“用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器”的技术特征完全相同。
**H:其特征在于,所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机中的至少一者中。**“电子器件,其包括:电路板;薄膜电容器,安装在该电路板上...;以及半导体器件,安装在该电路板上。”(参见说明书“第五实施例”部分及图18)**隐含公开**。对比文件在第五至第八实施例中,明确描述了将所发明的薄膜电容器应用于“电子器件”和“电路板”中,并与“半导体器件(LSI)”共同安装。这些电子器件和电路板是构成诸如通信设备、计算机、导航设备等更终产品的基础组件。本领域技术人员可以合理推断,包含此类薄膜电容器的电子模块或电路板,最终有可能被用于目标专利所列的各类电子设备中。

<<<G>>><<<a>>><<<c>>><<<h>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE