对比文件的名称：2013-02-21_US2013043560A_发明申请_US20130043560A1 Metal-Insulator-Metal Capacitor and Method of Fabricating
目标专利的名称：用于晶片翘曲减小的应力缓解结构CN106165094B
本次调用的模型名称：DeepSeek最新版本模型
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：支撑第一沉积层间电介质的基板<br>**未公开** | [0053] “The bottom layer 000 of FIG. 4 is the substrate layer where a plurality of drain and sources regions of transistors are formed. On top of the layer 000 is a layer 001 which is the first inter-layer dielectric (ILD) between a first metal layer and the bottom layer.” | **论述**：目标专利中，“基板”用于支撑整个结构，具体为玻璃或其他低损耗材料（见说明书[0030]），并且“第一沉积层间电介质”是专门沉积在“第一导电层”表面上的特定电介质层（如说明书[0018]、[0037]、[0059]所述）。对比文件虽然公开了基板（substrate layer 000）和层间电介质（ILD层001），但未描述“基板”与“第一沉积层间电介质”之间存在目标专利权利要求所限定的“支撑”关系，即“第一沉积层间电介质”是“仅在第一导电层的表面上”沉积的（特征C），而非由基板直接支撑。对比文件的基板支撑的是作为晶体管有源区的底层以及第一ILD层001，这与目标专利中基板直接支撑包含特定图案化导电层和其上特定沉积电介质的结构不同。因此，本领域技术人员不能从对比文件毫无疑义地得出或合理推断出该技术特征，故未被公开。 |
| 技术特征B：包括后端制程（BEOL）导电层的第一导电栈，所述第一导电栈处于相对于所述基板的第一标高处，<br>**未公开** | [0003] “A semiconductor chip may comprise of a plurality of contacts interconnected by multiple metal layers, which are separated by layers of insulating materials forming inter-metal dielectric (IMD) layers. Interconnections between different metal layers are made by vias...” <br>[0016] “FIG. 1(a) illustrates an exemplary MIM capacitor 1 formed together with other logic 2 of a circuit. The MIM capacitor is formed within the IMD layer between two interconnect metal layers. ... A bottom electrode pick-up 11 is formed in a first metal layer and a top electrode pick-up 12 is formed in a next metal layer.” | **论述**：目标专利中的“第一导电栈”是一个包含多个BEOL导电层（如M1， M3等）的垂直叠层结构（参见说明书[0031]-[0032]， 图3B第一导电栈I”）。对比文件公开了在BEOL工艺中形成的金属层（如金属接触11， 12， 13）和MIM电容器（包含底部电极201、顶部电极203），这些都属于BEOL导电层。然而，对比文件没有公开“第一导电栈”这一结构概念。对比文件中的金属层和电容器是作为互连或独立器件描述的，并未被组合或描述为一个具有特定标高（即相对于基板有源表面的距离，见说明书[0047]-[0049]）的、包含多个导电层的“栈”式结构。本领域技术人员无法从对比文件中毫无疑义地得出或必然推理出这样一个具有特定标高定义的“导电栈”结构。因此，该技术特征未被公开。 |
| 技术特征C：其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层<br>**未公开** | [0016] “The MIM capacitor 1 may comprise a bottom electrode 201 and upper electrode 203 formed of TaN or TiN, and an intervening high-k dielectric material 202. A bottom electrode pick-up 11 is formed in a first metal layer...” <br>[0018] “Still referring to FIG. 1(a), the bottom electrode 201, the dielectric material 202, and the top electrode 203 are embedded within an IMD layer 100 comprising: a stop sub-layer 102... a first IMD sub-layer 103... a second stop sub-layer 104... a second IMD sub-layer 105...” <br>[0028] “As shown in FIG. 1(l), metal materials are filled into the openings 211, 121, and 131 to form via 21 and metal contacts 12 and 13.” | **论述**：目标专利该特征详细限定了第一导电栈的具体层状结构。对比文件图1公开了MIM电容器，其包含：底部电极201（可对应“第一导电层”）、高k介电材料202（可对应“第二沉积电介质层”）、顶部电极203（可对应“第二导电层”），以及用于连接的金属接触11和通孔21。然而，存在关键差异：1) 目标专利的“第一导电层直接在基板的表面上”，而对比文件的底部电极201是形成在IMD层100内的开口中（见图1(c)-1(f)），并非“直接在基板表面上”。2) 目标专利的“第一沉积层间电介质仅在第一导电层的表面上”，这是为应力缓解目的而设计的特定沉积方式（见说明书[0059]），对比文件的IMD层（如103, 105）是连续沉积并覆盖整个区域的，并非“仅在”导电层表面。3) 目标专利的“第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层”，对比文件虽然有通孔21连接上层金属，但未明确描述存在一个区别于第一、第二导电层的“第三导电层”以所述方式布置。因此，对比文件未公开该特定的层状组合关系。 |
| 技术特征D：以及包括BEOL导电层的第二导电栈，第二导电栈处于相对于所述基板的不同于第一标高的第二标高处，其中第二导电栈包括直接在所述基板的表面上的第三导电层。<br>**未公开** | [0053] “On top of the layer 000... is a first metal layer 021... A second metal layer 022 is located on top of the first metal layer 021 separated by an inter-metal dielectric (IMD) layer 002. Similarly, additional metal layers 023, 024, 025, 026, and 027 are formed on top of each other and separated by IMD layers...” | **论述**：目标专利要求保护两个具有不同标高的导电栈，且第二导电栈包含直接位于基板表面的导电层（如图3B中的第二导电栈II”包含直接位于基板102上的第四导电层118）。对比文件图4公开了多个处于不同高度（即不同标高）的金属层（021-027）。然而，对比文件并未将这些金属层描述为“第二导电栈”，也未公开某个金属层是“直接在基板的表面上”。图4中的金属层均通过ILD或IMD层（001， 002等）与基板000隔开。虽然金属层025、026等相对于基板具有不同的高度，但缺乏“直接在表面上”这一关键限定，且“导电栈”的概念未被公开。因此，本领域技术人员无法从对比文件中得出或推断出该技术特征。 |
| 技术特征E：其特征在于，所述基板的表面被暴露在第一导电栈与第二导电栈之间。<br>**未公开** | （未找到相关描述） | **论述**：该特征是目标专利应力缓解结构的核心之一，通过移除第一与第二导电栈之间的层间电介质，使基板表面暴露，从而减少层间电介质材料用量和应力（参见说明书[0038]-[0039]， 图2A通孔孔洞124， 图3B）。对比文件全文均未提及或显示在任何器件结构之间有意地暴露基板表面。对比文件中的所有图示（图1-4）均显示基板或下层材料被连续的介电层或金属层覆盖。本领域技术人员阅读对比文件后，不可能毫无疑义地得出或通过合理推理得到“暴露基板表面”这一技术方案。因此，该技术特征未被公开。 |
| 技术特征F：其特征在于，包括用第一导电层和第三导电层形成的电感器。<br>**未公开** | （未找到相关描述） | **论述**：目标专利说明书提到导电层可用于形成电感器等无源器件（[0030]）。然而，对比文件全文聚焦于MIM电容器的制造，未提及使用任何导电层形成电感器。本领域技术人员无法从一份专门关于MIM电容器的文献中，毫无疑义地得出或合理推断出其中包含了电感器结构。因此，该技术特征未被公开。 |
| 技术特征G：其特征在于，第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。<br>**直接公开** | [0016] “The MIM capacitor 1 may comprise a bottom electrode 201 and upper electrode 203 formed of TaN or TiN, and an intervening high-k dielectric material 202.” | **论述**：目标专利该特征限定了在第一导电栈内集成了一个MIM电容器，其由第一导电层（下极板）、第二沉积电介质层（绝缘体）和第二导电层（上极板）构成。对比文件[0016]明确公开了MIM电容器1包含底部电极201（对应第一导电层）、高k介电材料202（对应第二沉积电介质层）和顶部电极203（对应第二导电层）。这与目标专利所描述的MIM电容器的基本结构完全相同。虽然该MIM电容器在对比文件中是作为一个独立器件或逻辑电路的一部分来描述，但其结构特征已被直接、明确地公开。因此，本领域技术人员能够毫无疑义地从对比文件中得出该技术方案。 |
| 技术特征H：其特征在于，所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理（PDA）、位置固定的数据单元、以及计算机中的至少一者中。<br>**隐含公开** | [0001] “Complementary metal-oxide-semiconductor (CMOS) is a technology for constructing digital integrated circuits (IC) such as microprocessors, microcontrollers, and others, or analog circuits such as image sensors, data converters, and transceivers for many types of communication.” | **论述**：该特征是对集成电路器件最终用途的限定。对比文件[0001]指出，CMOS技术用于构建数字集成电路如微处理器、微控制器等，以及模拟电路如图像传感器、数据转换器和用于多种通信的收发器。微处理器、微控制器是计算机的核心部件；收发器是通信设备的关键部件；图像传感器可应用于多种电子设备。虽然对比文件未明确列出与目标专利完全相同的设备列表（如音乐播放器、导航设备等），但本领域技术人员知晓，包含MIM电容器的集成电路是电子设备的基础组件，可以并通常被纳入到各类电子设备中，包括但不限于通信设备、计算机等。因此，可以合理地推断，对比文件所公开的包含MIM电容器的集成电路器件，有可能被纳入到目标专利所列出的至少一类设备（如通信设备、计算机）中。根据宽松的隐含公开判断标准，该技术特征被隐含公开。 |
<<<G>>><<<h>>>