对比文件名称：2005-06-23_JP2005167184A_发明专利_JP2005167184A Semiconductor integrated circuit device
目标专利名称：307具有降低的保留电压的触发器CN105122646B
模型名称：本次调用基于给定的任务指令和模型内部知识。
特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：响应于时钟信号和控制信号以形成反相经延迟时钟信号的第一逻辑门《未公开》 | 对比文件中未找到相应描述。 | 目标专利的特征A涉及使用一个逻辑门（如或非门133）响应于时钟信号（103）和控制信号（104）来生成时钟信号的反相经延迟版本（参见说明书[0034]段），该信号用于控制主控级和从动级的传输门。对比文件（如JP2005167184A）公开了多种不挥发触发器（NVFF）电路，例如图11和图13的电路，其中包含逻辑门（如INV1、NOR2等）用于生成控制信号（如RSTR及其反相信号）来控制不挥发电路（NVC）的存取路径。然而，对比文件中的这些逻辑门并非用于接收原始的时钟信号并生成其“反相经延迟”版本以专门控制主控级和从动级传输门的导通/关断时序。对比文件的触发器操作依赖于时钟信号CLK直接控制传输门（如TG1， TG2）（参见[0110]段），或通过其他组合逻辑（如脉冲发生电路PG1）生成脉冲时钟，但并未公开如目标专利中所述的、由时钟信号和控制信号共同门控生成“反相经延迟时钟信号”的特定第一逻辑门结构及其在控制传输门时序上的作用。因此，本领域技术人员不能从对比文件中直接或通过合理推断得出该技术特征。 |
| 技术特征B：具有由第一传送门门控的数据输入的触发器的主控级，所述主控级进一步包括用于驱动主控级输出的第二逻辑门《隐含公开》 | 对比文件说明书[0111]段及图11：“图１１は本発明の不揮発型マスタースレーブラッチ回路の１構成例である。…マスターラッチ（Ｍａｓｔｅｒ Ｌａｔｃｈ）のトランスミッションゲートＴＧ１…”。 图11中明确示出了主控级（Master Latch），其包括传输门TG1（对应于第一传送门）和或非门122（对应于第二逻辑门）。 | 对比文件图11公开了一个主从型触发器（不挥发FF），其中包含明确标识的“Master Latch”（主控级）。该主控级包括一个传输门TG1，其输入端接收数据信号（经过选择器SEL），因此数据输入是由TG1门控的。主控级还包括一个或非门122，其输出驱动主控级的输出节点（连接到传输门TG2）。或非门122的一个输入来自传输门TG1的输出，另一个输入接收控制信号RSTR。这构成了一个具有由第一传送门（TG1）门控的数据输入，并包含用于驱动主控级输出的第二逻辑门（或非门122）的主控级。尽管对比文件中该或非门122的主要作用是在RSTR有效时将主控级输出强制为低以进行数据退避（参见[0112]段），而目标专利中对应逻辑门（图1的或非门122）的作用是在控制信号104为逻辑一时重置主控级输出（参见[0036]段），但两者在电路结构上均为包含一个传输门和一个后续逻辑门的主控级。根据隐含公开的宽松判断标准，本领域技术人员可以从对比文件公开的主控级结构中，合理推断出存在一个“具有由第一传送门门控的数据输入的触发器的主控级，所述主控级进一步包括用于驱动主控级输出的第二逻辑门”的技术方案。因此，该技术特征被对比文件隐含公开。 |
| 技术特征C：具有由第二传送门耦合到所述主控级的输入的所述触发器的从动级《直接公开》 | 对比文件说明书[0111]段及图11：“スレーブラッチ（Ｓｌａｖｅ Ｌａｔｃｈ）のトランスミッションゲートＴＧ２…”。 图11中明确示出了从动级（Slave Latch），其通过传输门TG2（对应于第二传送门）接收主控级（Master Latch）的输出。 | 对比文件图11明确公开了触发器的从动级（Slave Latch）。该从动级的输入通过一个传输门TG2耦合到主控级（Master Latch）的输出。这直接对应于目标专利的技术特征C：“具有由第二传送门耦合到所述主控级的输入的所述触发器的从动级”。在对比文件中，传输门TG2的作用是在时钟控制下，将主控级锁存的数据传送到从动级（参见[0110]段），这与目标专利中第二传送门（图1的传输门127）的作用（在时钟信号控制下将主控级输出传送到从动级）是相同的。因此，本领域技术人员能够毫无疑义地从对比文件中得出该技术特征。 |
| 技术特征D：其中所述第一传送门配置成响应于所述反相经延迟时钟信号被解除断言而被打开，《未公开》 | 对比文件中未找到相应描述。 | 技术特征D限定了第一传送门的控制逻辑：响应于“反相经延迟时钟信号”被解除断言（例如，变为低电平）而打开。该特征依赖于特征A所定义的特定时钟信号生成路径。如特征A所述，对比文件未公开生成“反相经延迟时钟信号”的第一逻辑门。在对比文件的图11电路中，第一传送门TG1是由时钟信号CLK及其反相信号直接控制的（参见[0110]段），并非由一个由时钟和控制信号生成的、独立的“反相经延迟时钟信号”控制。因此，对比文件既未直接公开，也未隐含公开该特定的控制逻辑。 |
| 技术特征E：并且其中所述第二传送门配置成响应于所述反相经延迟时钟信号被解除断言而被关闭，《未公开》 | 对比文件中未找到相应描述。 | 与技术特征D类似，技术特征E限定了第二传送门的控制逻辑依赖于特征A生成的“反相经延迟时钟信号”。对比文件中第二传送门TG2同样由时钟信号CLK及其反相信号直接控制（参见[0110]段），而非由所述“反相经延迟时钟信号”控制。因此，该特征未被对比文件公开。 |
| 技术特征F：以及其中所述第二逻辑门响应于所述控制信号的断言来控制所述触发器的模式，《隐含公开》 | 对比文件说明书[0112]段：“時刻Ｔ２のとき、まず制御信号ＲＳＴＲをＨＩレベルにする。このとき、図１１に示す不揮発回路ＮＶＣのループが…トランジスタＭＰ１，ＭＮ１がオフし、トランジスタＭＰ２，ＭＮ２がオンすることにより、ノードＮＤ１のレベルに代えて不揮発回路ＮＶＣからのノードＮＶｂのレベルがスレーブラッチでフィードバックされるようになる。” 以及图11中或非门122的一个输入接收控制信号RSTR。 | 对比文件图11中的第二逻辑门（或非门122）响应于控制信号RSTR的断言（变为高电平HI）。当RSTR为HI时，或非门122的输出被强制为低，这改变了主控级的输出状态，进而通过后续电路（晶体管MP1， MN1， MP2， MN2的切换）改变了从动级的反馈路径，从而将触发器从“正常操作模式”切换到“数据退避至不挥发电路（NVC）模式”（即一种特定的操作模式）。虽然该模式的具体目的（数据退避）与目标专利中可能的重置或设置模式不同，但“第二逻辑门响应于控制信号的断言来控制触发器的模式”这一功能性关系是明确存在的。根据隐含公开的宽松判断标准，本领域技术人员可以从对比文件公开的内容中合理推断出“第二逻辑门可用于响应控制信号来切换触发器的操作模式”这一技术特征。因此，该特征被隐含公开。 |
| 技术特征G：所述触发器的模式选自包括设置模式和重置模式的集合。《隐含公开》 | 对比文件说明书[0003]段及图3：目标专利图3解说了异步重置触发器300，其中控制信号104是设置信号，主控级302包括与非逻辑门304。 对比文件说明书多处提及“リセット”（重置）和“セット”（设置），例如在描述触发器功能时，但未在同一个具体电路实施例中明确声明模式集合包括两者。然而，本领域公知触发器通常具有设置和重置功能。 | 目标专利权利要求中将触发器的模式限定为“选自包括设置模式和重置模式的集合”。对比文件作为一份关于半导体集成电路的专利文献，其背景技术和具体实施例中必然涉及触发器的各种操作模式。虽然对比文件的具体电路实施例（如图11）主要演示了数据退避/恢复模式，但“设置”和“重置”是数字触发器最基本和公知的两种模式。本领域技术人员知晓，触发器电路可以根据设计需要配置为具有设置功能、重置功能或两者兼具。对比文件虽然没有在其某个具体NVFF电路图中同时明确标注“设置模式”和“重置模式”，但其所公开的触发器电路本质上能够通过修改控制逻辑来实现这些模式。例如，通过改变控制信号和逻辑门的类型（如将或非门改为与非门），即可实现从重置模式到设置模式的转换，这在本领域是常规技术手段。根据非常宽松的隐含公开判断标准，为了避免遗漏，可以认为对比文件隐含公开了触发器的模式可以包括设置和重置这一概念，因为这是本领域技术人员基于公知常识能够从对比文件所涉及的触发器主题中合理推断出的。 |
| 技术特征H：其特征在于，所述控制信号包括重置信号，并且其中所述第二逻辑门包括或非门。《隐含公开》 | 对比文件说明书[0111]段及图11：图11中，控制信号标记为“RSTR”，该信号在特定上下文中可理解为复位/退避控制信号。第二逻辑门为“NOR”（或非门）122。 | 对比文件图11公开的控制信号是“RSTR”。在电路描述中，当RSTR为高电平（HI）时，触发器进入数据退避到不挥发电路（NVC）的状态，这类似于一种受控的“重置”或“初始化”过程，以准备进行电源关断。虽然其主要目的是数据退避而非简单的输出清零，但在广义上，它可以被视为一种特殊的“重置”功能。同时，图11中第二逻辑门明确是或非门（NOR）122。因此，对比文件公开了“控制信号（RSTR）包括重置信号，并且第二逻辑门包括或非门”这一组合特征。尽管“RSTR”的具体作用与目标专利中纯粹的重置信号可能不完全相同，但在宽松的隐含公开判断下，其功能相似，足以认为该特征被隐含公开。 |
| 技术特征I：其特征在于，所述控制信号被配置成提供到多个触发器电路。《直接公开》 | 对比文件说明书[0069]段：“図６では…不揮発ＦＦ ＮＶＦＦをＮＶＦＦ制御信号線群ＮＶＣＴＬにより制御する。” 以及图6中显示NVFF控制信号线群NVCTL连接到功能块AE1内的多个不挥发FF（NVFF）。 | 对比文件明确描述了其不挥发触发器（NVFF）的控制信号（如RSTR， 属于NVCTL信号群）被配置成提供到多个触发器电路。图6的框图显示，来自待机控制电路STBYC的“NVFF制御信号线群NVCTL”被连接到功能块AE1内的多个不挥发FF（NVFF）。这直接对应于目标专利的特征I：控制信号被配置成提供到多个触发器电路。在对比文件中，这样做的目的是为了同时控制多个FF进入数据保持模式，这与目标专利中为了门控时钟或重置多个触发器的目的虽不同，但“提供到多个触发器电路”这一结构配置被直接公开。 |
| 技术特征J：其特征在于，所述从动级包括反相器，并且其中所述反相器的输入被耦合到两个串联耦合的上拉晶体管。《直接公开》 | 对比文件说明书[0111]段及图11：图11中，从动级（Slave Latch）包括反相器128。反相器128的输入节点（ND1）连接有两个串联的pMOS晶体管131和132（上拉晶体管）。 | 对比文件图11清晰显示，从动级（Slave Latch）包含一个反相器128。该反相器的输入节点（图示节点ND1）直接连接到两个串联的pMOS晶体管131和132的漏极（或连接点）。晶体管131和132作为上拉晶体管，将节点ND1上拉至电源电压VDD。这直接公开了技术特征J：“所述从动级包括反相器，并且其中所述反相器的输入被耦合到两个串联耦合的上拉晶体管”。 |
| 技术特征K：其特征在于，所述反相器的所述输入进一步被耦合到两个串联耦合的下拉晶体管，并且其中所述两个串联耦合的上拉晶体管的宽度大于所述两个串联耦合的下拉晶体管的宽度。《隐含公开》 | 对比文件说明书[0111]段及图11：图11中，反相器128的输入节点（ND1）也连接有两个串联的nMOS晶体管129和130（下拉晶体管）。 对比文件未明确描述晶体管131、132的宽度与129、130宽度的比较关系。 | 对比文件图11公开了反相器128的输入节点ND1同时耦合到两个串联的下拉nMOS晶体管（129和130）。因此，“反相器的输入进一步被耦合到两个串联耦合的下拉晶体管”这一部分被直接公开。对于“两个串联耦合的上拉晶体管的宽度大于两个串联耦合的下拉晶体管的宽度”，对比文件说明书并未明确记载此尺寸关系。然而，在目标专利中，该特征的目的在于降低保留电压（参见[0043]段）。对比文件同样致力于降低待机功耗和泄漏电流，其电路（图11）也用于数据保持。本领域技术人员为了优化电路在低电压下的数据保持能力（即降低所需的“保留电压”），会考虑调整晶体管的尺寸比例，例如增加上拉管强度以对抗泄漏电流，这是一种常见的电路设计选择。虽然对比文件没有明文记载，但根据其降低泄漏电流的技术目的，结合公知电路设计知识，本领域技术人员有可能通过推理，认为在实现类似数据保持功能的电路中，可以采用“上拉晶体管宽度大于下拉晶体管宽度”的设计来改善保持特性。根据宽松的隐含公开判断标准，可以认为该特征被隐含公开。 |
| 技术特征L：其特征在于，所述两个串联耦合的下拉晶体管的宽度约等于制造规则所准许的最小宽度。《未公开》 | 对比文件中未找到关于晶体管宽度与制造规则最小宽度相关的描述。 | 该特征对下拉晶体管的宽度做了非常具体的限定：“约等于制造规则所准许的最小宽度”。对比文件全文均未提及晶体管的宽度设计，更没有将其与制造规则所准许的最小宽度联系起来。虽然为了减小面积和寄生电容，有时会使用最小尺寸晶体管，但这并非必然，尤其是对于需要一定驱动能力的下拉路径。本领域技术人员无法从对比文件公开的内容中，毫无疑义地直接得出或合理推断出这一具体的尺寸限定。因此，该技术特征未被对比文件公开。 |
| 技术特征M：其特征在于，所述控制信号包括设置信号，并且其中所述逻辑门包括与非门。《隐含公开》 | 对比文件说明书[0150]段及图15：“図１５はスキャン機能を追加した不揮発性マスタースレーブ回路の構成例である。…セレクタ回路ＳＥＬはＳＥ信号により、データ入力信号Ｄかスキャン入力信号ＳＩのいずれかを選択しラッチ部に入力する。ＳＥ信号がＨＩレベルの場合スキャン入力信号ＳＩが選択され、ＳＥ信号がＬＯレベルの場合データ入力信号Ｄが選択される。” 图15中包含NAND（与非）逻辑门。 | 对比文件图15公开了一个具有扫描功能的不挥发主从触发器。其中包含一个选择器SEL，它由一个扫描使能信号“SE”控制。SE信号用于选择是数据输入D还是扫描输入SI被传入触发器。当SE为HI时，选择扫描输入SI，这可以理解为一种“设置”扫描链数据的方式。因此，SE信号在此上下文中可以看作是一种“设置信号”（用于设置扫描路径）。同时，图15的电路中包含了与非门（NAND）。虽然该与非门可能不直接等同于目标专利权利要求特征M中与“控制信号”（设置信号）直接相连的“逻辑门”（目标专利图3的与非门304），但对比文件确实公开了“控制信号包括设置信号（SE）”以及电路中“包括与非门”这两个要素。在宽松的隐含公开判断标准下，为了避免遗漏，可以认为对比文件隐含公开了“控制信号包括设置信号，并且其中所述逻辑门包括与非门”这一组合特征，因为本领域技术人员可以理解，设置功能可以通过与非门逻辑来实现。 |
<<<C>>><<<I>>><<<J>>><<<b>>><<<f>>><<<g>>><<<h>>><<<k>>><<<m>>>