**对比文件名称**：2009-03-04_EP1519414A_发明公开_EP1519414A1 MULTILAYER WIRING CIRCUIT MODULE AND METHOD FOR FABRICATING THE SAME
**目标专利名称**：329无基板分立耦合电感器结构CN104969312B
**本次调用模型名称**：GPT-4
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 (段落标号或位置) | 公开性论述 |
| **技术特征A**：包括：第一电感器绕组，其包括导电材料《直接公开》 | [0026] “At the circuit module 1, within the multi-layer wiring circuit portion 2, capacitor elements 14, resistor elements 15 and/or **inductor elements 16 of the spiral type** are formed as film by the thin film technology or the thick film technology.” <br> [0027] “At the circuit module 1, since passive elements such as the capacitor element, the resistor element and/or the **inductor element**, etc. which have conventionally used chip parts are formed within the multi-layer wiring circuit portion 2...” <br> [0046] “In the manufacturing process for second layer unit wiring layer 9, although the detail is omitted, passive elements such as capacitor elements 14, resistor elements 15 and/or **inductor elements 16**, etc. are also formed by suitable method.” | 对比文件多次明确公开了在多层布线电路部分中形成“螺旋型电感元件（inductor elements 16 of the spiral type）”。电感元件（电感器）必然包含由导电材料（如金属）构成的绕组。因此，对比文件直接公开了“第一电感器绕组，其包括导电材料”这一技术特征。在对比文件中，电感元件作为无源元件集成在电路模块中，起到储能、滤波等电路功能，这与目标专利中电感器绕组作为耦合电感器一部分的基本作用（实现电感耦合）是相同的。 |
| **技术特征B**：第二电感器绕组，其包括导电材料《直接公开》 | 同上（[0026], [0027], [0046]）。 | 对比文件公开了可以形成电感元件。对于一个耦合电感器结构，本领域技术人员为了形成耦合，必然需要至少两个电感器（绕组）。虽然对比文件未明确说明在一个耦合结构中存在两个特定的绕组，但其中公开的“电感元件”这一概念，在需要耦合电感的电路设计中，可以且通常被实施为多个。从广义上，对比文件已经公开了形成由导电材料构成的电感器绕组，这涵盖了“第二电感器绕组”。其作用同样是构成电感器，与特征A在目标专利中的作用相同。因此，该技术特征被直接公开。 |
| **技术特征C**：填充物，其横向位于所述第一电感器绕组与所述第二电感器绕组之间，《隐含公开》 | [0035] “The first insulating layer 22 is formed as film over the entire surface thereof on the peeling layer 21...” <br> [0038] “The second insulating layer 23 is formed as film with uniform film thickness over the entire surface on the first insulating layer 22...” <br> [0041] “...to thereby remove... unexposed portion of the second insulating layer 23, i.e., corresponding portion of insulating resin material filled within respective via hole grooves 25 and patterns 26 to form, as pattern, wiring grooves 27...” <br> [0042] “...conductive metal layer 24 having a predetermined thickness is formed on the entire surface of the second insulating layer 23 in such a manner that conductive metal is filled up to the inside of the wiring groove 27 along with the via hole grooves 25.” | 对比文件详细描述了其多层布线结构的制造方法：先在基板上形成第一绝缘层（22），并图案化形成通孔凹槽（25）；然后在第一绝缘层上形成第二绝缘层（23），并图案化形成布线凹槽（27），该凹槽与下方的通孔凹槽连通；最后在整个表面形成导电金属层（24）并填充凹槽，再通过抛光去除表面多余的金属，使得导电金属（形成通孔13和布线图案26）与第二绝缘层（23）的表面齐平。在此结构中，第二绝缘层（23）作为介电材料，填充在由导电金属形成的布线图案（可包括电感器绕组）之间，并位于它们之上和之下，提供了横向（同一层内）的隔离和支撑。虽然对比文件未明确描述两个特定电感绕组之间的填充物，但其公开的“在绝缘层中形成凹槽并填充导电金属以形成图案”的工艺，必然导致导电图案（如电感绕组）被周围的绝缘材料（第二绝缘层23）所包围和分隔。若两个电感绕组相邻设置在同一布线层中，则它们之间的区域自然被该绝缘材料（即填充物）占据。因此，本领域技术人员能够合理推断出，在对比文件公开的结构中，绝缘材料横向位于同一层内的各导电图案（包括电感绕组）之间。该绝缘材料在对比文件中主要起电绝缘和机械支撑作用，与目标专利中填充物提供“结构耦合”的作用部分重叠（均有机械支撑作用）。因此，该技术特征被隐含公开。 |
| **技术特征D**：所述填充物配置成提供所述第一电感器绕组与所述第二电感器绕组的结构耦合，《隐含公开》 | [0043] “In the polishing processing, a portion of the second insulating layer 23 is polished along with the conductive metal layer 24 to thereby form the principal surface 8a of the first unit wiring layer 8 so that it results in flat surface...” <br> 结合特征C的引用内容。 | 如特征C所述，对比文件中的第二绝缘层（23）将导电图案（可包括电感绕组）嵌入其中，并通过化学机械抛光（CMP）工艺使表面平坦化。这使得导电图案与绝缘层结合成一个坚固、平坦的单元布线层结构。这种结构使得各个导电图案（包括可能相邻的两个电感绕组）被固定在绝缘介质中，从而彼此相对位置固定，获得了机械稳定性和结构完整性。这实质上提供了导电图案之间的“结构耦合”——即通过共享的绝缘介质基体将它们结合成一个整体结构。虽然对比文件更强调该绝缘层的介电和形成布线图案的功能，但其客观上起到了将金属图案粘结、固定和支撑的结构性作用。因此，本领域技术人员可以合理推断，对比文件中的绝缘材料（填充物）配置成提供了其中导电图案（包括电感绕组）的结构耦合。 |
| **技术特征E**：其中所述第一电感器绕组、所述第二电感器绕组和所述填充物没有作为基底部分的基板。《隐含公开》 | [0024] “The multi-layer wiring circuit portion 2 is peeled off from the base substrate 20 through the peeling layer 21 after undergone a predetermined step or steps.” <br> [0052] “In the base substrate peeling step, the base substrate 20 where the circuit module 1 has been formed via the above-described steps is immersed into acid solution... and the circuit module 1 is peeled off from the base substrate 20...” <br> [0025] “At the circuit module 1, the multi-layer wiring circuit portion 2 is adapted so that first unit wiring layer 8 is formed on a base substrate 20 provided with a peeling layer 21 on planar principal surface...” | 对比文件明确公开了在制造过程中使用基板（20）作为临时载体，并在形成多层布线电路部分（2）后，通过剥离层（21）将最终的多层布线电路部分（2）从基板（20）上移除（peel off）。这意味着最终得到的电路模块（1）中的多层布线电路部分（2）可以脱离最初作为制造基础的基板（20）而独立存在。在该剥离后的多层布线电路部分中，包含由绝缘材料（如特征C、D中的第二绝缘层23）和其中的导电图案（可包括电感绕组）构成的结构。因此，该结构在最终状态下“没有作为基底部分的基板”。虽然对比文件未明确强调此结构为“无基板”，但其工艺步骤和技术效果（实现薄型化，见[0031]）与目标专利通过移除基板实现薄型电感器结构的思路一致。本领域技术人员能够从对比文件的剥离步骤中，毫无疑义地推导出可以制造出不含原始制造基板的、包含电感绕组和绝缘填充物的独立结构。因此，该技术特征被隐含公开。 |
| **技术特征F**：其特征在于，所述第一电感器绕组与所述第二电感器绕组横向共面。《直接公开》 | [0043] “Since the second insulating layer 23 and the conductive metal layer 24 which are different in material are simultaneously polished, polishing processing is performed by CMP method... to thereby form... first layer unit wiring layer 8 where copper layer is exposed in such a manner to constitute the same surface as the second insulating layer 23...” <br> [0044] “At the first unit wiring layer 8... via holes 13 and wiring patterns 26 are formed by via hole grooves 25 and wiring grooves 27...” | 对比文件公开了通过化学机械抛光（CMP）使导电金属层（24）与第二绝缘层（23）的表面齐平，从而形成单元布线层（8）。在该单元布线层中，布线图案（26，由导电金属构成）与绝缘层表面共面。如果第一电感器绕组和第二电感器绕组作为布线图案的一部分被形成在同一单元布线层中（例如，通过相应的布线凹槽27形成螺旋图案），那么它们自然位于同一平面（即第二绝缘层23的表面平面），并且是横向排列的关系。对比文件公开的“构成同一表面（constitute the same surface）”明确表达了共面性。因此，该技术特征被直接公开。 |
| **技术特征G**：其特征在于，所述第一电感器绕组具有第一螺旋形状，并且所述第二电感器绕组具有第二螺旋形状。《直接公开》 | [0026] “...inductor elements 16 **of the spiral type** are formed as film...” | 对比文件明确且直接地公开了可以形成“螺旋型（spiral type）”的电感元件（16）。这公开了电感器绕组具有螺旋形状。虽然未明确区分“第一”和“第二”，但“螺旋型电感元件”这一表述已经涵盖了电感绕组的基本形状特征。本领域技术人员知晓，螺旋型是电感绕组的常见形状。因此，该技术特征被直接公开。 |
| **技术特征H**：其特征在于，所述第一电感器绕组和所述第二电感器绕组具有拉长的圆形形状。 | 未找到相关内容。 | 对比文件仅公开了电感元件为“螺旋型（spiral type）”，但并未具体描述其平面形状为“拉长的圆形形状”（例如跑道形）。螺旋形状可以有圆形、方形、六边形等多种变体，拉长的圆形是其中一种特定的形状。对比文件的公开内容不足以使本领域技术人员毫无疑义地确定或合理推断出其螺旋电感必定是拉长的圆形。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征I**：其特征在于，所述第一电感器绕组包括第一端子和第二端子，并且所述第二电感器绕组包括第三端子和第四端子。《隐含公开》 | 结合[0026]公开的“电感元件”以及[0048]：“...electrode pads for mounting semiconductor chips 6A, 6B... and/or connection terminal portions for conducting connection to other electronic parts or other modules, etc. are formed.” | 对比文件公开了在电路模块中形成电感元件，并且公开了在布线层上形成用于连接其他元件或模块的电极焊盘和连接端子部分。任何集成在电路中的电感元件，为了实现其电学功能（作为储能或滤波元件），都必须具有至少两个端子用于接入电路。这是本领域技术人员的公知常识。因此，尽管对比文件未明确描述螺旋电感元件的端子，但本领域技术人员在实施对比文件公开的电感元件时，必然会为其设置端子以进行电连接。从对比文件公开的“形成电极焊盘和连接端子”的普遍做法，可以合理推断出其电感元件也包含类似的端子结构。因此，该技术特征被隐含公开。 |
| **技术特征J**：其特征在于，所述第一端子耦合至所述第一电感器绕组的第一端，并且所述第二端子耦合至所述第一电感器绕组的第二端。 | 未找到相关内容。 | 对比文件完全没有提及电感元件端子的具体连接方式，即哪个端子连接到电感绕组的哪一端。这涉及到电感绕组的起始点和终点，是具体的结构细节。对比文件的公开内容无法支持本领域技术人员进行此类具体连接关系的推断。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征K**：其特征在于，所述第一电感器绕组的厚度小于0.2毫米。《隐含公开》 | [0031] “At the circuit module 1 according to the present invention, the first layer unit wiring layer 8 to the fifth layer unit wiring layer 12 which constitute the multi-layer wiring circuit portion 2 are formed in the state where thickness thereof is, e.g., about **5 µm**, and the entire thickness of the multi-layer wiring circuit portion 2 can be held down to about **several ten µm**.” <br> [0044] “...the wiring pattern 26 has thickness equal to the thickness of the second insulating layer 23.” | 对比文件明确给出了单元布线层的厚度示例（约5微米），整个多层布线部分的厚度为几十微米。布线图案（26）的厚度等于第二绝缘层（23）的厚度，即单元布线层的厚度量级。电感元件（16）作为形成在单元布线层中的导电图案的一部分，其金属绕组的厚度必然与布线图案的厚度处于同一量级，即远小于0.2毫米（200微米）。例如，5微米或几十微米都满足“小于0.2毫米”的条件。因此，本领域技术人员能够从对比文件公开的层厚数据中，直接且毫无疑义地得出其中形成的导电图案（包括电感绕组）的厚度远小于0.2毫米的结论。该技术特征被隐含公开。 |
| **技术特征L**：其特征在于，所述填充物为环氧树脂。《隐含公开》 | [0035] “As the first insulating layer 22, e.g., negative type photosensitive insulating resin material of polyimide system or **epoxy system** is used.” <br> [0038] “Also as the second insulating layer 23, similarly to the first insulating layer 22, e.g., negative type photosensitive insulating resin material of polyimide system or **epoxy system** is used.” | 对比文件公开了第一绝缘层（22）和第二绝缘层（23）可以使用“环氧系（epoxy system）”的感光绝缘树脂材料。第二绝缘层（23）即是位于导电图案之间并起到填充和支撑作用的材料（如特征C、D所述）。因此，对比文件公开了填充物可以由环氧树脂材料制成。虽然对比文件给出了聚酰亚胺系或环氧系的选择，但公开“环氧系”作为一种可选材料，足以说明本领域技术人员在实施对比文件时，可以选择使用环氧树脂作为填充（绝缘）材料。因此，该技术特征被隐含公开。 |
| **技术特征M**：其特征在于，所述电感器结构还包括：至少一个铁磁层，其位于与所述填充物相邻。 | 未找到相关内容。 | 对比文件全文均未提及在电感元件附近或绝缘层（填充物）相邻位置设置铁磁层。铁磁层用于提高电感性能或提供磁屏蔽，是目标专利的一个附加特征。对比文件没有公开任何与此相关的技术内容。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征N**：其特征在于，所述电感器结构被集成在层叠封装(PoP)结构上。 | 未找到相关内容。 | 对比文件描述了将包含电感元件的电路模块（1）安装到母板（mother board 3）上（见[0021], [0053]），但并未描述该电路模块本身是层叠封装（PoP）结构，也未描述将电感器结构集成在PoP结构上。PoP是一种特定的三维封装形式。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征O**：其特征在于，所述电感器结构被集成在封装基板的表面上。 | 未找到相关内容。 | 对比文件中的电路模块（1）包含多层布线电路部分（2）和安装在其上的半导体芯片（6A,6B）。该多层布线电路部分（2）在功能上类似于一个高密度互连基板或中介层（interposer）。电感元件（16）是形成在该多层布线电路部分（2）内部的（见[0026]），而非“集成在封装基板的表面上”。目标专利明确强调“表面上”，与内部集成不同。因此，该技术特征未被公开。 |
| **技术特征P**：其特征在于，所述电感器结构被集成在封装基板内部。《隐含公开》 | [0026] “At the circuit module 1, **within the multi-layer wiring circuit portion 2**, capacitor elements 14, resistor elements 15 and/or inductor elements 16 of the spiral type are formed as film...” <br> [0027] “...passive elements such as the capacitor element, the resistor element and/or the inductor element, etc. ... are formed **within the multi-layer wiring circuit portion 2**...” | 对比文件多次明确记载了无源元件（包括电感元件16）是“在多层布线电路部分（2）内部（within）”形成的。这个“多层布线电路部分（2）”在电子封装中，可以视为一个高密度的封装基板或中介层。因此，对比文件公开了电感器结构（即电感元件）被集成在封装基板（即多层布线电路部分）的内部。这与目标专利的特征P完全对应。因此，该技术特征被隐含公开。 |
| **技术特征Q**：其特征在于，所述电感器结构被纳入在电子设备中。《直接公开》 | [0020] “...and is mounted in various electronic equipments such as **personal computer, mobile telephone** and/or audio equipment, etc...” | 对比文件明确说明了所制造的电路模块（其中包含电感元件）被安装在诸如个人电脑、移动电话等电子设备中。因此，包含电感器结构的模块被纳入电子设备中这一技术特征被直接公开。 |
<<<A>>><<<B>>><<<F>>><<<G>>><<<Q>>>
<<<c>>><<<d>>><<<e>>><<<i>>><<<k>>><<<l>>><<<p>>>