返回项目页面
对比文件列表
2004-12-14_US6830971B_发明授权_US06830971B2 High K artificial lattices for capacitor applications to use in CU or AL BEOL_+++D_a_b_c_e+++.docx
2026-03-24 23:36
2006-08-16_CN1819194A_发明公开_CN1819194A 具有多种垂直排列电容区域的电容元件_+++D_E_G_a_b_c+++.docx
2026-03-24 23:36
2007-05-10_US2007102745A_发明申请_US20070102745A1 CAPACITOR STRUCTURE_+++B_E_a_d_g+++.docx
2026-03-24 23:36
2007-11-22_US2007268653A_发明申请_US20070268653A1 High yield, high density on-chip capacitor design_+++A_B_C_E+++.docx
2026-03-24 23:36
2007-11-29_WO2007134903A_发明申请_WO2007134903A1 HIGH YIELD HIGH DENSITY ON-CHIP CAPACITOR DESIGN_+++B_E_G+++.docx
2026-03-24 23:36
2008-03-01_TW200811915A_发明专利_TW200811915A 高良率高密度晶片電容設計 HIGH YIELD HIGH DENSITY ON-CHIP CAPACITOR DESIGN_+++A_B_C_D_E_g_j+++.docx
2026-03-24 23:36
2008-09-25_US2008230820A_发明申请_US20080230820A1 SEMICONDUCTOR DEVICE_+++A_B_C_D_E_G+++.docx
2026-03-24 23:36
2008-10-02_JP2008235498A_发明专利_JP2008235498A Semiconductor device_+++a_b_c_e+++.docx
2026-03-24 23:36
2008-12-12_KR1020080108351A_发明公开_KR1020080108351A 고수율 고밀도 온-칩 커패시터 설계_+++B_E_G_a_c_d+++.docx
2026-03-24 23:36
2009-01-15_DE102008028554A_发明专利_DE102008028554A1 Semiconductor device with reduced capacitance tolerance value_+++A_C_D_E_G_b_j+++.docx
2026-03-24 23:36
2009-01-15_US2009014832A_发明申请_US20090014832A1 Semiconductor Device with Reduced Capacitance Tolerance Value_+++B_C_D_E_a_j+++.docx
2026-03-24 23:36
2009-02-11_EP2022081A_发明公开_EP2022081A1 HIGH YIELD HIGH DENSITY ON-CHIP CAPACITOR DESIGN_+++b_c_d_j+++.docx
2026-03-24 23:36
2009-10-29_JP2009537972A_发明专利_JP2009537972A High-density on-chip capacitor design of high yield_+++B_E+++.docx
2026-03-24 23:36
2007-11-22_US2007268653A_发明申请_US20070268653A1 High yield, high density on-chip capacitor design_+++A_B_C_E+++.docx

对比文件名称:2007-11-22_US2007268653A_发明申请_US20070268653A1 High yield, high density on-chip capacitor design

目标专利名称:336互补后端制程(BEOL)电容器CN105074915B

模型名称:DeepSeek-R1

根据目标专利说明书及权利要求,技术特征A至J的划分严格遵循权利要求原文。现结合对比文件US20070268653A1进行公开性判断,创建特征比对表格如下:

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**A:包括:耦合到集成电路(IC)器件的互连堆叠的第一上互连层的金属氧化物金属(MOM)电容器结构,《直接公开》**[0001] “...capacitor structures comprising multiple parallel divergent capacitors.”<br>[0019] “A capacitance circuit assembly mounted on a semiconductor chip...comprising at least one Metal Oxide Silicon Capacitor and at least one capacitor selected from the group comprising a Vertical Native Capacitor and a Metal-Insulator-Metal Capacitor.”<br>[0042] “...the multicapacitor element 310 comprises a MOSCAP, or CMOS, 312 in parallel with a metal-insulator-metal capacitor (CMIM) 314, and a vertical native capacitor (CVNCAP) 316.”<br>[0060] “...two passive capacitors (CMIM 314 and CVNCAP 316) and an active capacitor (CMOS 312) in a parallel circuit arrangement thus function as one on-chip capacitor...”目标专利中,MOM电容器结构利用BEOL互连层中的横向叉指形成电容。对比文件中明确公开了“Vertical Native Capacitor (VNCAP)”。根据其描述(如[0054]段),VNCAP由多个水平金属层(M1-M8)构成,这些层中包含交替排列的带“+”和“-”符号的金属板,这实质上是一种利用BEOL金属层形成的横向叉指式电容器,属于MOM电容器的一种。该CVNCAP是并联电容组件的一部分,并电连接到芯片的端口(如Port 1和Port 2),这意味着它必然耦合到互连堆叠的上层金属(即上互连层)以实现电路功能。因此,本领域技术人员能够毫无疑义地确定,对比文件公开了耦合到互连堆叠上互连层的MOM(VNCAP)电容器结构。其作用与目标专利相同,都是为了在芯片上提供电容。
**B:所述MOM电容器结构包括所述互连堆叠的至少一个下互连层,《直接公开》**[0053] “The CVNCAP 316 is defined by three groups of progressively larger metal layers. A first bottom group 716 of four metal layers 718 (M1 through M4...)”<br>[0054] “...CVNCAP first level metal layers M1 through M4 718 further each comprise a plurality of ‘+’ signed metal plates 820 in an alternative horizontal parallel relationship with a plurality of ‘-’ signed metal plates 822.”目标专利中,“下互连层”指互连堆叠中位于上互连层之下的金属层。对比文件详细描述了VNCAP(即MOM电容器)的结构,其明确包括多个金属层,例如M1至M4,这些金属层在堆叠中位于更下方(属于“first bottom group”),即属于下互连层。因此,对比文件直接公开了MOM电容器结构包括至少一个下互连层(M1-M4)。其作用是为电容器提供形成叉指电容的导电板。
**C:所述互连堆叠中的耦合到所述MOM电容器结构的第二上互连层,《直接公开》**[0057] “Port 1 801 is connected electrically to... the ‘-’ signed CVNCAP first metal level plates 822, the ‘-’ signed VNCAP second metal level plates 832, the ‘-’ signed third top metal level plates 842...”<br>[0057] “Port 2 802 is connected electrically to the ‘+’ signed CVNCAP first metal level plates 820, the ‘+’ signed CVNCAP second metal level plates 830, the ‘+’ signed third top metal level plates 842...”目标专利中,第二上互连层(如M10)也耦合到MOM电容器结构,共同构成电容节点。对比文件中,VNCAP(MOM)的正负电极板分别通过金属层连接到两个电路端口(Port 1和Port 2)。为了实现这种连接,必然存在与这些端口相连的上层金属互连,这些上层金属互连即相当于“第二上互连层”。因此,本领域技术人员能够毫无疑义地推断出存在耦合到MOM电容器结构的第二上互连层。其作用与目标专利相同,都是为电容器提供电连接通路。
**D:位于所述第一上互连层与所述第二上互连层之间的至少一个金属绝缘体金属(MIM)电容器层,《未公开》**[0055] “The MIMCAP 314 is also a part of the BEOL and has a top plate 752 and a bottom plate 754 and a dielectric 756 therebetween...”目标专利中,“至少一个金属绝缘体金属(MIM)电容器层”特指位于第一上互连层(如M9)与第二上互连层(如M10)之间的一个或多个介电层及相应极板构成的层状结构。对比文件虽然公开了独立的MIM电容器(MIMCAP 314),并描述了其具有顶板、底板和介电层,但并未描述或暗示该MIM电容器层是“位于第一上互连层与第二上互连层之间”的特定结构。对比文件中的MIM电容器是一个独立的器件,其极板(752,754)并非由互连堆叠中特定的、被定义为“第一”和“第二”的上互连层构成或位于其间。因此,该技术特征未被公开。
**E:耦合到所述MOM电容器结构的MIM电容器结构,《直接公开》**[0042] “...the multicapacitor element 310 comprises a MOSCAP, or CMOS, 312 in parallel with a metal-insulator-metal capacitor (CMIM) 314, and a vertical native capacitor (CVNCAP) 316.”<br>[0060] “...two passive capacitors (CMIM 314 and CVNCAP 316) and an active capacitor (CMOS 312) in a parallel circuit arrangement thus function as one on-chip capacitor...”<br>[0057] “Port 1 801 is connected electrically to... the CMIM top plate 752. Port 2 802 is connected electrically to... the CMIM bottom plate 754.”目标专利中,MIM电容器结构耦合到MOM电容器结构,两者共同工作。对比文件明确公开了MIM电容器(CMIM 314)与VNCAP(CVNCAP 316,即MOM电容器)以及MOS电容器(CMOS 312)三者以并联方式电连接,共同构成一个复合电容元件(310)。因此,MIM电容器结构确实“耦合到”MOM电容器结构。其作用与目标专利类似,都是为了通过并联组合不同结构的电容器来增加总电容密度或优化性能。
**F:所述MIM电容器结构包括第一电容器极板和第二电容器极板,所述第一电容器极板仅包括所述第一上互连层的一部分,《未公开》**[0055] “The MIMCAP 314 is also a part of the BEOL and has a top plate 752 and a bottom plate 754 and a dielectric 756 therebetween...”目标专利的核心改进点之一在于MIM电容器结构的第一极板“仅包括所述第一上互连层的一部分”,即利用已有的互连层(如M9)的一部分作为MIM电容器的极板,从而简化工艺。对比文件中描述的MIM电容器(MIMCAP 314)具有独立的顶板(752)和底板(754),这两个极板都是专门为MIM电容器形成的独立结构,并非由互连堆叠中已有的上互连层的一部分构成。因此,该特定结构未被公开。
**G:所述第二电容器极板包括所述至少一个MIM电容器层的至少一部分,《未公开》**[0055] “The MIMCAP 314 is also a part of the BEOL and has a top plate 752 and a bottom plate 754 and a dielectric 756 therebetween...”该技术特征与特征D和F紧密相关。目标专利中,“第二电容器极板包括所述至少一个MIM电容器层的至少一部分”,其前提是存在特征D所定义的“MIM电容器层”。由于对比文件未公开特征D中定义的位于两个特定上互连层之间的“MIM电容器层”,因此也就不存在该层的“一部分”构成第二极板的概念。对比文件中MIM电容器的极板(752,754)是完整的独立部件,而非从某个“层”中选取的一部分。因此,该技术特征未被公开。
**H:其特征在于,进一步包括处于所述互连堆叠的所述第一上互连层和所述第二上互连层之间的附加MIM电容器结构,所述附加MIM电容器结构包括第一电容器极板、介电层、以及所述MIM电容器结构的第一电容器极板,所述MIM电容器结构的第一电容器极板作为所述附加MIM电容器结构的第二电容器极板,《未公开》**对比文件全文未提及或暗示存在如特征H描述的、共享极板的附加MIM电容器结构。目标专利的特征H描述了一种独特的堆叠式MIM电容器结构,其中一个MIM电容器结构的极板同时作为另一个附加MIM电容器结构的极板,从而共享极板。对比文件仅公开了一个独立的MIM电容器(MIMCAP 314),并未公开任何与之共享极板的附加MIM电容器结构。因此,该技术特征未被公开。
**I:其特征在于,所述第二上互连层的第一部分被耦合到所述附加MIM电容器结构的第一电容器极板,并且所述第二上互连层的第二部分被耦合到所述附加MIM电容器结构的所述第二电容器极板,《未公开》**由于特征H所述的附加MIM电容器结构未被公开,因此与之相关的连接关系(特征I)也必然未被公开。该技术特征依赖于特征H中定义的附加MIM电容器结构。由于对比文件未公开该结构,因此也就不可能存在第二上互连层以所述特定方式耦合到该结构的两极板。该技术特征未被公开。
**J:其特征在于,所述电容器被集成到蜂窝电话、手持式个人通信系统(PCS)单元、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、便携式数据单元、和/或固定位置数据单元中,《未公开》**对比文件未具体公开电容器被集成到上述任何特定的终端设备中。目标专利的特征J限定了电容器的具体应用领域。对比文件虽然一般性地提及片上电容器用于集成电路([0001]段),但并未具体列举或指向蜂窝电话、PCS单元等任何特定的终端产品。该限定属于具体应用领域的限定,未被对比文件公开。

<<<A>>><<<B>>><<<C>>><<<E>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE