对比文件名称：2005-03-10_US2005053171A_发明申请_US20050053171A1 Systems for data transmission
目标专利名称：高效N阶乘差分信令端接网络CN105009533B
模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：n个电阻元件，其中所述n个电阻元件中的每一个电阻元件的第一端一起在公共节点处耦合到所述n个电阻元件中的每一个其他电阻元件的第一端，其中n是整数值并且n个导体被用来传送多个差分信号** <br>**《直接公开》** | [0004] "FIG. 4 shows resistors 22, 23 and 24 with a first terminal connected to nodes P1, P2 and P3 respectively and each having a second terminal connected to a common node Z." <br> [0005] "A fourth resistor 25 may be added coupled between a node P4 and the common node Z, as shown in FIG. 5, a further six symbols can be transmitted... Further resistors may be added." | 对比文件图4和[0004]段明确公开了3个电阻元件（22、23、24）的第一端（连接到P1、P2、P3）分别连接到节点，第二端都连接到公共节点Z。[0005]段和图5进一步公开了可以增加第四个电阻（25），其第二端也连接到公共节点Z，并说明可以添加更多电阻。这公开了n个电阻元件的第二端（对应于目标专利的第一端）一起在公共节点Z处耦合，且n个导体（P1, P2...Pn）用于传送多个差分信号（符号）。本领域技术人员能毫无疑义地得出该技术方案。 |
| **B：多个差分信号驱动器，每一差分信号驱动器包括正端子驱动器和负端子驱动器，** <br>**未公开** | [0006] "Transmitter 27 comprises current source 28 and sink 29, PMOS transistors 30 to 32, NMOS transistors 33 to 35, resistors 36 to 38 and conductors 39 to 41." <br> [0006] "One of PMOS transistors 30 to 32 is turned on by pulling one of inputs CP1 to CPn low. Similarly, one of NMOS transistors 33 to 35 is turned on by pulling one of inputs CN1 to CNn high." | 对比文件公开了包含多个PMOS和NMOS晶体管的发射机（驱动器），用于生成差分信号。然而，对比文件将“差分信号驱动器”视为一个整体发射机电路（27），该电路为多个输出节点（P1-Pn）共享一对电流源/沉（28, 29）以及多组开关晶体管（30-32, 33-35）。它没有明确描述或划分出多个独立的“差分信号驱动器”，其中每一个都包含一个专用的正端子驱动器和一个负端子驱动器。目标专利的每个差分信号驱动器是一个独立单元，分别驱动一对导体。因此，该特征未被直接或隐含公开。 |
| **C：其中对于每一差分信号驱动器，所述正端子驱动器和所述负端子驱动器分别耦合至第一电阻元件和第二电阻元件的配对，** <br>**未公开** | [0006] "The drains of PMOS transistors 30 to 32 and NMOS transistors 33 to 35 are also connected to a first terminal of resistors 36 to 38 respectively." <br> [0006] "In those circumstances, a current path exists from current source 28 to resistor 36 via PMOS transistor 30 and from resistor 37 to current source 29 via NMOS transistor 34." | 对比文件公开了PMOS晶体管（30-32）和NMOS晶体管（33-35）的漏极分别连接到电阻（36-38）的第一端。然而，这种连接是针对整个发射机电路而言的，而不是针对一个个独立的“差分信号驱动器”。对比文件没有描述一个由正端子和负端子驱动器组成的“差分信号驱动器”单元，更没有描述该单元的正端子驱动器和负端子驱动器分别耦合到两个不同的、配对的电阻元件。电流路径是通过选择不同的晶体管组合跨越两个电阻形成的，但这不是一个驱动器单元内部的正负端子与固定配对电阻的连接关系。因此，该特征未被直接或隐含公开。 |
| **D：其中所述正端子驱动器耦合到所述配对的第一电阻元件的第二端，而所述负端子驱动器耦合到所述配对的第二电阻元件的第二端，** <br>**未公开** | [0006] "The drains of PMOS transistors 30 to 32 and NMOS transistors 33 to 35 are also connected to a first terminal of resistors 36 to 38 respectively." | 此特征进一步限定了正/负端子驱动器与电阻配对的具体连接关系。如上所述，对比文件没有公开独立的“差分信号驱动器”单元及其正负端子驱动器。晶体管（如PMOS 30和NMOS 34）的漏极连接到电阻（36和37）的第一端（即对比文件中的“第一端”，对应于目标专利的“第二端”），但这不是在“每一差分信号驱动器”的语境下，也不是与一个固定“配对”电阻的连接。因此，该特征未被直接或隐含公开。 |
| **E：其中所述n个电阻元件中的每一个电阻元件连接至所述多个差分信号驱动器中的两个或更多个差分信号驱动器，** <br>**未公开** | [0004] "FIG. 4 shows resistors 22, 23 and 24 with a first terminal connected to nodes P1, P2 and P3 respectively and each having a second terminal connected to a common node Z." | 对比文件中，每个电阻元件（22, 23, 24...）的一端连接到一个唯一的输出节点（P1, P2, P3...），另一端连接到公共节点Z。每个输出节点由一对晶体管（一个PMOS和一个NMOS）驱动。这意味着每个电阻元件实质上只与一个驱动节点（及其对应的驱动晶体管对）直接相连。虽然电流可以流经多个电阻（例如从P1到P2的电流流经电阻22和23），但这是通过公共节点Z形成的路径，而不是每个电阻元件“连接至”多个独立的差分信号驱动器。目标专利的架构中，每个电阻是多个独立驱动器对的共享元件。因此，该特征未被直接或隐含公开。 |
| **F：并且其中所述多个差分信号驱动器中的每个差分信号驱动器连接到所述n个电阻元件中的第一电阻元件和第二电阻元件的不同配对，** <br>**未公开** | [0006] "With CP1 low and CN2 high... PMOS transistor 30 and NMOS transistor 34 will be on... a current flows from current source 28 to current sink 29 via those resistors 36 and 37 and transistors 30 and 34." | 对比文件描述了通过激活不同的PMOS和NMOS晶体管组合，电流可以流过任何两个不同的电阻（例如36和37）。然而，这并不等同于存在多个“差分信号驱动器”，且每个驱动器固定地连接到一对特定的、不同的电阻。在对比文件中，驱动功能是通过共享的电流源/沉和可选择的晶体管阵列实现的，而不是通过多个独立的、每个都固定连接到一对电阻的驱动器单元。因此，该特征未被直接或隐含公开。 |
| **G：其中所述正端子驱动器和所述负端子驱动器能分开且独立地切换以提供具有幅值和方向的电流。** <br>**《直接公开》** | [0006] "One of PMOS transistors 30 to 32 is turned on by pulling one of inputs CP1 to CPn low. Similarly, one of NMOS transistors 33 to 35 is turned on by pulling one of inputs CN1 to CNn high." <br> [0006] "The selection of transistors is made by the data encoder 26 selecting which one of signals CP1 to CPn is low and which one of signals CN1 to CNn is high." | 对比文件明确公开了通过独立的控制信号CP1-CPn和CN1-CNn，可以分别且独立地控制PMOS晶体管（可视为提供正方向电流的开关）和NMOS晶体管（可视为提供负方向电流的开关）的导通。通过选择不同的PMOS和NMOS晶体管组合，可以控制电流流经哪两个电阻，从而提供具有方向（从选定的PMOS对应的节点流向选定的NMOS对应的节点）和幅值（由电流源28/29决定）的电流。这直接对应于目标专利中正负端子驱动器可分开且独立切换以提供具有幅值和方向的电流的特征。 |
| **H：其特征在于，所有电阻元件都具有相同的电阻值。** <br>**未公开** | [0004] "FIG. 4 shows resistors 22, 23 and 24 ..." (未说明阻值) <br> [0006] "resistors 36 to 38" (未说明阻值) | 对比文件的图4、图5、图6中，电阻元件被标记为相同的参考编号（22、23、24...或36、37、38...），这暗示它们可能是相同的。然而，在说明书的文字描述部分，没有任何地方明确声明或暗示所有电阻元件具有相同的电阻值。目标专利特别强调“所有电阻元件都具有相同的电阻值”作为其技术方案的一个特征。对比文件没有提供关于电阻值是否相同的任何信息，本领域技术人员不能毫无疑义地得出或合理推断出所有电阻值必须相同。因此，该特征未被公开。 |
| **I：其特征在于，在所述多个差分信号的传输循环期间，所述n个电阻元件中的每一个具有与其他电阻元件不同的幅值和/或方向的电流。** <br>**未公开** | [0004] "FIG. 4 shows the six symbols that can be transmitted using that configuration of resistors, namely: a current flow from node P1 to node P2 via resistors 22 and 23; a current flow from node P1 to node P3 via resistors 22 and 24; ..." <br> [0006] "Thus the symbol for transmission is indicated by the active outputs (the ones not at the common mode voltage) and the polarity of the active outputs... the remaining outputs ... being at 1.2V (the common mode voltage)." | 对比文件公开的系统中，对于任何一个传输的符号，只有两个“活跃”节点（一个高电压，一个低电压），其余节点处于公共模式电压（例如1.2V）。这意味着电流只流经与这两个活跃节点相连的两个电阻，其余电阻上的电流为零（或可忽略不计）。因此，在任何传输循环期间，并非“每一个”电阻元件都具有电流，更不用说每一个都具有“与其他电阻元件不同的幅值和/或方向的电流”。目标专利强调每个电阻都有非零且不同的电流，这是其“N阶乘”状态编码的基础。对比文件的工作模式与此不同。因此，该特征未被直接或隐含公开。 |
| **J：其特征在于，在传输循环期间耦合到所述n个电阻元件的所述多个差分信号的组合具有非零电压差分。** <br>**《隐含公开》** | [0004] "... a current flow from node P1 to node P2 via resistors 22 and 23; a current flow from node P1 to node P3 via resistors 22 and 24; ..." <br> [0006] "Thus the symbol for transmission is indicated by the active outputs (the ones not at the common mode voltage) and the polarity of the active outputs..." | 对比文件公开的系统通过选择两个活跃节点（一个提供高电压/源电流，一个提供低电压/沉电流）来传输符号。在这两个活跃节点之间，必然存在电压差（例如，1.4V vs 1.0V），从而在连接这两个节点的电阻和公共节点构成的回路上产生非零的电压差分。虽然对比文件没有使用“耦合到n个电阻元件的多个差分信号的组合具有非零电压差分”这样的表述，但其技术方案的本质是在传输循环期间，在两个被选中的导体（及其对应的电阻）上施加了具有非零电压差分的信号。本领域技术人员可以合理推断，当系统正常工作时，所传输的差分信号组合（即选中的两个活跃信号）确实具有非零电压差分。因此，该特征被隐含公开。 |
| **K：其特征在于，n＝>3。** <br>**《直接公开》** | [0004] "FIG. 4 shows resistors 22, 23 and 24 ..." (n=3) <br> [0005] "A fourth resistor 25 may be added ... as shown in FIG. 5" (n=4) <br> [0011] "The present invention provides a signal for transmitting symbols on a set of at least three parallel channels..." <br> [0015] "The system of the invention can therefore have N nodes where N>=3." | 对比文件[0011]和[0015]段明确公开了系统使用至少三个（N>=3）并行通道（导体）。图4和图5分别示出了n=3和n=4的具体实施例。这直接公开了n为大于等于3的整数的技术特征。 |
| **L：其特征在于，所述多个差分信号是从原始码元子集生成的，所述原始码元子集选自多个可能原始码元，所述原始码元子集等于在所述端接网络电路处生成非零电压差分的n！个状态。** <br>**《隐含公开》** | [0004] "FIG. 4 shows the six symbols that can be transmitted using that configuration of resistors..." (对于n=3，有6个符号) <br> [0015] "Therefore the total number of symbols (S), distinguished in that way, that can be transmitted is given by: S=N(N−1)" | 对比文件计算了其系统可传输的符号总数S = N(N-1)。对于n=3，S=3*2=6，这与3! = 6相符。对比文件[0004]段也明确列出了3节点时的6种电流流向（符号）。虽然对比文件给出的通用公式是N(N-1)而非n!，但对于n=3这一具体且重要的情形，其公开的符号数6等于3!。本领域技术人员可以理解，对比文件描述的系统能够生成一组有效的、非零电压差分的状态（符号）。对于n=3，该子集的大小为6，即3!。因此，可以认为对比文件隐含公开了对于n=3的情况，有效状态数等于n!（即6个）。对于n>3，对比文件公开的符号数（N(N-1)）与目标专利的n!不同，但特征L本身并未限定n必须大于3，其涵盖了n>=3的情况。基于对比文件公开的n=3时状态数为6（3!），可以认为该特征被隐含公开。 |
| **M：其特征在于，所述正端子驱动器和所述负端子驱动器之一被选择性地关闭以消除跨电阻元件的电流抵消。** <br>**未公开** | 无相应描述。 | 目标专利的该特征涉及通过有选择地关闭驱动器的一个端子来优化功耗，消除图15所示的不必要的抵消电流。对比文件的驱动器电路（图6）中，PMOS和NMOS晶体管被选择性地开启以形成电流路径，但没有任何文字或图示表明为了消除电流抵消而有意关闭其中一个端子。对比文件的工作模式是每次激活一个PMOS和一个NMOS，没有涉及目标专利所描述的、在更复杂的端接网络（如三角或四面体）中可能出现的、通过选择性关闭来避免电流抵消的功率节省技术。因此，该特征未被直接或隐含公开。 |
| **N：其特征在于，所述多个差分信号驱动器之间的电路径只经过所述n个电阻元件以及所述公共节点。** <br>**《隐含公开》** | [0006] "In those circumstances, a current path exists from current source 28 to resistor 36 via PMOS transistor 30 and from resistor 37 to current source 29 via NMOS transistor 34. Further, the second terminals of resistors 36 and 37 are connected so that a current flows from current source 28 to current sink 29 via those resistors and transistors 30 and 34." | 对比文件图6的电路中，当PMOS晶体管30和NMOS晶体管34导通时，电流从电流源28流经晶体管30、电阻36、公共节点Z（电阻36和37的第二端相连的点）、电阻37、晶体管34，到达电流沉29。这表明在工作的驱动器对（此处可类比为目标专利中的差分信号驱动器所执行的功能）之间，电流路径经过了两个电阻（36和37）以及它们的公共连接点（Z）。虽然对比文件没有明确表述“驱动器之间的电路径只经过电阻和公共节点”，但根据其电路结构和描述，电流在工作的驱动元件（晶体管）之间的唯一路径就是通过电阻和公共节点。没有描述或暗示存在其他直接的、不经过电阻和公共节点的电流路径。因此，本领域技术人员可以合理推断出该特征。 |
| **O：其特征在于，对于n＝3个导体，使用3个差分信号驱动器以及2个差分电压电平来在每循环传送6个状态。** <br>**《隐含公开》** | [0004] "FIG. 4 shows the six symbols that can be transmitted using that configuration of resistors..." (n=3，6个状态) <br> [0006] "Thus the symbol for transmission is indicated by the active outputs (the ones not at the common mode voltage) and the polarity of the active outputs (i.e. which one is above and which one is below the common mode voltage)." (两个活跃电压电平) <br> [0006] "Transmitter 27 comprises ... PMOS transistors 30 to 32, NMOS transistors 33 to 35..." (对于n=3，有3对驱动晶体管) | 对比文件对于n=3的系统（图4、图6），明确公开了可以传输6个符号（状态）（[0004]段）。系统使用两个活跃电压电平（如1.4V和1.0V，高于和低于公共模式电压1.2V）来表示符号（[0006]段）。发射机（图6）使用了3个PMOS和3个NMOS晶体管，对应于3个输出节点。虽然对比文件没有明确使用“3个差分信号驱动器”这一术语，但其描述的电路结构（3个输出节点，每个节点由一对开关器件控制）所实现的功能，与本领域技术人员理解的用于驱动3导体差分系统的3个驱动单元的功能是等效的。因此，可以合理推断出对于n=3，使用了3个驱动功能单元（可视为差分信号驱动器）、2个差分电压电平来传送6个状态。该特征被隐含公开。 |
| **P：其特征在于，对于n＝4个导体，使用6个差分信号驱动器以及3个差分电压电平来在每循环传送24个状态。** <br>**未公开** | [0005] "A fourth resistor 25 may be added coupled between a node P4 and the common node Z, as shown in FIG. 5, a further six symbols can be transmitted i.e. current flows from node P4 to each of nodes P1, P2 and P3, and current flows, in the opposite sense, from each of nodes P1, P2 and P3 to node P4." (共12个符号) <br> [0015] "S=N(N−1)" (对于N=4, S=12) | 对比文件对于n=4的系统，明确计算并公开了可传输的符号总数为N(N-1)=4*3=12个（[0005], [0015]段）。这与目标专利要求的24个状态（4! = 24）不符。目标专利的“3个差分电压电平”可能指跨电阻的电压降有3种不同电平（如+3, +1, -1, -3，但正负对称，故可视为3个电平）。对比文件系统仅使用两个活跃电压电平（高和低）和一个公共模式电平，但其差分电压幅度是固定的（例如0.4V），未提及或暗示存在多种差分电压电平。因此，无论从状态数量（12 vs 24）还是从差分电压电平数（固定幅度 vs 多种电平）来看，对比文件均未公开该特征。 |
| **Q：其特征在于，对于n＝5个导体，使用10个差分信号驱动器以及4个差分电压电平来在每循环传送120个状态。** <br>**未公开** | [0015] "S=N(N−1)" (对于N=5, S=20) | 对比文件对于n=5的系统，根据其公式S=N(N-1)，可传输符号数为5*4=20个。这与目标专利要求的120个状态（5! = 120）相差甚远。目标专利要求的“4个差分电压电平”和“10个差分信号驱动器”在对比文件中也没有对应描述。因此，该特征未被公开。 |
| **R：其特征在于，对于n＝6个导体，使用15个差分信号驱动器以及5个差分电压电平来在每循环传送720个状态。** <br>**未公开** | [0015] "S=N(N−1)" (对于N=6, S=30) | 对比文件对于n=6的系统，根据其公式S=N(N-1)，可传输符号数为6*5=30个。这与目标专利要求的720个状态（6! = 720）完全不符。目标专利要求的“5个差分电压电平”和“15个差分信号驱动器”在对比文件中也没有对应描述。因此，该特征未被公开。 |
| **S：其特征在于，每一个正端子驱动器以及每一个负端子驱动器包括多个可切换电路，每一可切换电路独立于同一正/负端子驱动器中的其他可切换电路来控制。** <br>**未公开** | [0006] "Transmitter 27 comprises current source 28 and sink 29, PMOS transistors 30 to 32, NMOS transistors 33 to 35..." | 对比文件中的每个输出节点（如P1）由一个PMOS晶体管和一个NMOS晶体管驱动。每个晶体管是一个简单的开关，由控制信号CPi或CNi控制。每个节点（可类比为一个驱动端子）并不包含“多个可切换电路”。目标专利的特征S涉及每个端子驱动器内部包含多个独立可控的电流源/沉电路（如图23中的2316a, 2316b, 2316c），以实现不同幅值的电流驱动。对比文件没有公开这样的结构。因此，该特征未被直接或隐含公开。 |
| **T：其特征在于，每一可切换电路包括导致电流流出相应的正/负端子驱动器的第一开关、以及导致电流流入相应的正/负端子驱动器的第二开关。** <br>**未公开** | 无相应描述。 | 该特征是对特征S中“可切换电路”的具体构成描述。由于特征S（每个端子驱动器包含多个可切换电路）未被对比文件公开，因此作为其下位概念的特征T自然也未被公开。对比文件中的单个晶体管开关（如PMOS 30）只能导致电流流出节点P1（当作为源时），或单个NMOS晶体管（如34）只能导致电流流入节点P2（当作为沉时），但这不是在一个“可切换电路”内包含两个开关的结构。 |
| **U：其特征在于，所述多个可切换电路包括提供去往/来自相应端子的第一电流的第一可切换电路以及提供去往/来自相应端子的第二电流的第二可切换电路。** <br>**未公开** | 无相应描述。 | 该特征进一步描述了多个可切换电路提供不同电流。如上所述，对比文件没有公开每个端子驱动器包含多个可切换电路，因此也不可能公开这些电路提供不同电流幅值。对比文件中所有活跃路径的电流由共享的电流源28/29决定，是单一幅值。因此，该特征未被公开。 |
| **V：其特征在于，所述第二电流具有与所述第一电流不同的幅值但相同的方向。** <br>**未公开** | 无相应描述。 | 该特征限定了不同可切换电路提供不同幅值但同方向的电流。由于特征U未被公开，且对比文件未提供任何关于可配置不同电流幅值的教导，该特征未被公开。 |
| **W：其特征在于，所述第二电流是所述第一电流的整数倍。** <br>**未公开** | 无相应描述。 | 该特征是对电流幅值关系的进一步限定。由于特征U、V均未被公开，且对比文件没有相关描述，该特征未被公开。 |
| **X：其特征在于，所述多个可切换电路还包括提供去往/来自相应端子的第三电流的第三可切换电路，其中所述第二电流相比于所述第一电流具有固定增量，而所述第三电流相比于所述第二电流具有相同的固定增量。** <br>**未公开** | 无相应描述。 | 该特征涉及多个可切换电路及其电流之间的增量关系。由于特征S、U等均未被公开，且对比文件没有相关描述，该特征未被公开。 |
| **Y：其特征在于，可切换电路的幅值和/或数量是所使用的导体数量的函数。** <br>**未公开** | 无相应描述。 | 该特征涉及可切换电路的配置与导体数量n的函数关系。对比文件未公开每个驱动器端子包含多个可切换电路，因此也不可能公开这些电路的数量或幅值与n的函数关系。虽然对比文件公开了导体数量N可以变化（[0015]段），但这与驱动电路的内部可切换配置无关。因此，该特征未被公开。 |
<<<A>>><<<G>>><<<j>>><<<K>>><<<l>>><<<n>>><<<o>>>