对比文件名称：2011-10-04_US8030999B_发明授权_US08030999B2 Low voltage operational transconductance amplifier circuits
目标专利名称：用于扩展信号比较电压范围的电路和方法CN105009451B
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：所述电路包括：锁存电路**<br>**《直接公开》** | [0131] “Comparator 1104 in continuous-time ΣΔ modulators 1110 and 1140 serves two purposes, sampling and comparison, and may be a clocked or a latched comparator. FIG. 13 illustrates one embodiment of a comparator 1104 that may be used in accordance with certain embodiments of the present invention. As shown, comparator 1104 consists of two stages, namely pre-amplifier 1312 and **latch 1314**.” | 对比文件图13及其说明部分明确公开了比较器包含一个锁存器(latch)作为其组成部分。该锁存器在对比文件中用于锁存比较结果，与目标专利中锁存电路的功能（接收比较输出信号并锁存）相同。因此，技术特征A被对比文件直接公开。 |
| **B：响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点**<br>**未被公开** | [0131] “Both stages use the body terminals as inputs. ... pre-amplifier 1312 includes clock signal φ, inverse clock signal φ, and transistors 1320, 1322, 1324, and 1326. ... transistors 1320 and 1322 form a differential pair...” | 对比文件公开了一个比较器（Comparator 1104），其包含一个前置放大器（pre-amplifier）和一个锁存器（latch），前置放大器具有差分输入对。然而，目标专利中的“耦合至具有动态电压的节点”指的是比较器的源极（NMOS）或源极（PMOS）耦合到一个由受时钟控制电路偏置的动态节点（108, 408）。对比文件中的比较器（图13）没有公开这样一个被外部电路动态偏置的节点，其晶体管的源极或体端是连接到固定电位（如VDD、GND）或作为信号输入端。因此，技术特征B未被对比文件公开。 |
| **C：受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围**<br>**未被公开** | 无相关内容。 | 对比文件全文未提及任何用于偏置比较器接地端或供电端以扩展其电压范围的“受时钟控制升压电路”。对比文件解决低电压操作问题的主要技术手段是使用体端输入、电平移位偏置、交叉耦合负电阻等，而非通过时钟控制产生负电压或高于VDD的电压来偏置比较器的参考节点。因此，技术特征C未被对比文件公开。 |
| **D：其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器**<br>**未被公开** | 无相关内容。 | 技术特征D是技术特征C所述升压电路的具体组成部分。由于对比文件根本未公开所述升压电路，因此自然也未公开该电路所包含的“耦合在电源电压与接地之间的第一反相器”。对比文件中存在反相器（例如用于生成反相时钟），但其并非作为升压电路的一部分，也非耦合在电源与地之间用于对电容充电。因此，技术特征D未被公开。 |
| **E：其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子**<br>**未被公开** | 无相关内容。 | 技术特征E是技术特征D的进一步限定。对比文件中不存在由时钟信号控制、输出连接至电容器第一端子的反相器结构。因此，技术特征E未被公开。 |
| **F：第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号**<br>**《直接公开》** | [0131] “pre-amplifier 1312 includes clock signal φ, **inverse clock signal φ**...” | 对比文件图13的比较器电路明确包含了反相时钟信号φ，这必然意味着存在生成该反相时钟信号的电路，例如一个反相器。本领域技术人员能够毫无疑义地得出，为了生成反相时钟信号，需要使用一个反相器来接收原时钟信号。因此，技术特征F被对比文件隐含公开。隐含公开的判断标准宽松，此处的推理是合理的。 |
| **G：开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。**<br>**未被公开** | 无相关内容。 | 技术特征G是升压电路的具体开关操作部分。对比文件中未公开任何响应于反相时钟信号、用于将电容器第二端子选择性接地的开关。对比文件图13中有受时钟控制的晶体管作为开关，但其用于控制信号路径的通断，而非用于对连接至动态节点的电容进行充放电以产生电压偏置。因此，技术特征G未被公开。 |
| **H：其特征在于，所述节点被偏置为低于接地的电压。**<br>**未被公开** | 无相关内容。 | 对比文件全文未提及将任何节点偏置为低于接地（GND）的负电压。其所有电路的电压工作范围均在VDD与GND之间。目标专利此特征是实现电压范围扩展的核心手段，在对比文件中完全没有对应或启示。因此，技术特征H未被公开。 |
| **I：其特征在于，所述节点提供所述比较器的接地参考。**<br>**未被公开** | 无相关内容。 | 技术特征I是技术特征B中“节点”功能的进一步说明。由于对比文件未公开所述“具有动态电压的节点”，自然也未公开该节点作为比较器的接地参考。对比文件中的比较器（图13）其NMOS晶体管的源极或体端并未连接至一个共用的、可被外部偏置的动态节点。因此，技术特征I未被公开。 |
| **J：其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管**<br>**未被公开** | [0131] “…transistors 1320 and 1322 form a differential pair...” | 对比文件公开了包含差分输入晶体管对的比较器。但是，目标专利中该第一晶体管的源极（对于NMOS输入比较器）耦合至所述动态节点（作为接地参考）。对比文件中差分对晶体管的源极或体端连接方式不同（例如，图13中晶体管1320、1322的体端作为输入端，源极可能接固定电位），并未耦合至一个如目标专利所述的动态节点。因此，技术特征J中“耦合至所述节点”这一关键限定未被公开。 |
| **K：耦合至所述节点并响应于所述差分输入信号对的第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。**<br>**未被公开** | 无相关内容。 | 技术特征K限定了比较器的工作原理：基于两个晶体管对预充电节点的放电速率差来生成输出。对比文件中的比较器（图13）是常规的锁存比较器结构，其输出取决于输入电压差对寄生电容的充放电，但并未公开“通过晶体管至动态接地参考的放电速率比较”这一具体机制，也未曾提及“预充电节点”或“放电速率”。因此，技术特征K未被公开。 |
| **L：其特征在于，所述节点提供所述比较器的供电参考。**<br>**未被公开** | 无相关内容。 | 此特征对应目标专利图4的PMOS输入比较器实施例，其中动态节点（408）作为比较器的供电参考（VDD）。对比文件中不存在将晶体管的源极（对于PMOS）耦合至一个被升压电路偏置的高于VDD的动态节点的结构。因此，技术特征L未被公开。 |
| **M：其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管**<br>**未被公开** | 无相关内容。 | 技术特征M与J类似，但针对PMOS输入比较器（供电参考为动态节点）。对比文件中不存在这样的结构。因此，技术特征M未被公开。 |
| **N：耦合至所述节点并响应于第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率。**<br>**未被公开** | 无相关内容。 | 技术特征N是技术特征K在PMOS输入比较器实施例下的对应描述，涉及充电速率比较。对比文件中不存在这样的工作机制或结构描述。因此，技术特征N未被公开。 |
<<<A>>><<<f>>>