对比文件名称：1999-09-14_US5952848A_发明授权_US5952848A High-voltage tolerant input buffer in low-voltage technology
目标专利名称：具有高电压输入能力的单端比较器电路CN104919703B
模型名称：GPT
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A**：输入节点，配置成接收输入电压范围内的输入电压，所述输入电压范围包括第一范围和第二范围《隐含公开》 | 说明书第6段：“When VA is 0 volts, transistor M1 is off... As VA increases from 0 to 5 volts, transistor M1 turns on...” 图2显示了输入节点A。 | 对比文件公开了输入节点（节点A）接收输入电压VA，其范围可以从0V变化到5V（例如，见说明书第6段及图2）。本领域技术人员可以理解，该输入电压范围必然包含不同的工作区间，例如，当VA低至使M1截止时，以及当VA高至使M1导通且V1被箝位时。这两个区间构成了输入电压范围的不同部分，相当于隐含公开了输入电压范围包含第一范围和第二范围。 |
| **B**：电压受限的输出节点《直接公开》 | 说明书第6段：“where V1 cannot exceed VDD (e.g., 2.5V).” 图2中节点1为晶体管M1的源极，其电压V1被限制。 | 对比文件图2中的节点1是晶体管M1的源极，其电压V1被明确描述为不能超过VDD（例如2.5V）（见说明书第6段）。因此，节点1是一个电压受限的输出节点，其电压被限制在电源电压VDD以下。该特征在对比文件中被直接、明确地公开。 |
| **C**：第一半导体器件，配置成在所述输入节点处的输入电压落在所述输入电压范围的所述第一范围内时将所述输入节点与所述电压受限的输出节点耦合《隐含公开》 | 说明书第6段：“In circuit 200, the input voltage is applied to the gate of an n-channel transistor M1, which operates as a source follower transistor. The source of transistor M1 is connected to ground through a current source I1.” | 对比文件公开了第一半导体器件（晶体管M1），其栅极连接输入节点A，源极连接输出节点1。当输入电压VA处于使M1导通的范围内时（例如，VA大于M1的阈值电压且小于或等于使V1箝位于VDD的电压），M1作为源极跟随器工作，将输入节点A的电压变化耦合至输出节点1。虽然对比文件未明确划分“第一范围”，但本领域技术人员根据M1的导通条件可以合理推断出存在这样一个输入电压范围，在此范围内M1将输入节点与输出节点耦合。因此，该特征被隐含公开。 |
| **D**：第二半导体器件，配置成在所述输入节点处的所述输入电压落在所述输入电压范围的所述第二范围内时将所述电压受限的输出节点耦合至包括电源电压电平的电源电压源《未公开》 | 未找到对应内容。对比文件图2中不存在将输出节点1主动耦合至电源电压源VDD的第二半导体器件。节点1的电压是通过M1的源极跟随作用和电流源I1下拉来建立的。 | 目标专利中，第二半导体器件（例如M1）的作用是在输入电压较高时，将输出节点（A）主动上拉耦合至电源电压源（1.8V），以消除浮置状态。对比文件图2的电路200中，输出节点1（对应目标专利的节点A）在输入电压高时，其电压被M1的源极跟随作用箝位在VDD，但这是通过M1的源极电压被“跟随”并限制在VDD-VGS1实现的，而不是通过一个独立的半导体器件将节点1直接开关连接到VDD电源。对比文件缺少这样一个在特定高输入电压范围内将输出节点主动连接到电源的“第二半导体器件”。 |
| **E**：其中所述输入电压范围大于所述第一或第二半导体器件任一者的工作范围，并且其中所述输入电压范围大于所述电源电压电平《直接公开》 | 说明书第1-2段：“...low-voltage circuitry with high-voltage circuitry... if the voltages applied to the low-voltage circuitry get too high, one or more of the devices... may experience... damage...”， 第6段：“All of the relevant voltages (i.e., VGS1, VDS1, and VGD1) are always less than 2.5 volts for input voltages VA up to 5 volts.” 以及第8段提到1.8V技术可耐受3.6V输入。 | 对比文件要解决的技术问题就是低电压技术器件（工作范围小，例如2.5V或1.8V）与高电压输入（例如高达5V或3.6V）接口的问题。说明书明确指出，对于2.5V技术（VDD=2.5V），输入电压VA可高达5V，并且保证所有相关电压（VGS1, VDS1, VGD1）始终小于2.5V（即器件的工作安全范围）。这直接公开了输入电压范围（0-5V）大于器件的工作范围（<2.5V）且大于电源电压电平VDD（2.5V）。对于1.8V技术实施例同理。 |
| **F**：耦合至所述电压受限的输出节点的单端电压检测电路《直接公开》 | 说明书第6段：“Transistors M2 and M3 form an inverter that is used to buffer the source follower input.” 图2显示了节点1连接至由M2和M3组成的反相器。 | 对比文件图2中，电压受限的输出节点1（晶体管M1的源极）耦合到了一个由晶体管M2和M3组成的反相器。该反相器接收节点1的电压信号并产生反相的输出VZ，其功能是检测节点1的电压电平并进行缓冲/整形，这构成了一个单端电压检测电路。该特征被直接公开。 |
| **G**：其中所述单端电压检测电路包括迟滞生成电路系统以降低所述比较器电路的噪声灵敏度。《直接公开》 | 说明书第7段：“Transistor M5 has the additional feature of providing some hysteresis to the input buffer of circuit 400, so that it acts like a Schmitt Trigger input.” 图4显示了电路400包含晶体管M5。 | 对比文件图4的电路400是图2电路的一个改进实施例，其中增加了晶体管M5。说明书明确指出，M5提供了迟滞（hysteresis）功能，使得输入缓冲器像施密特触发器一样工作，这旨在提高噪声容限或降低噪声灵敏度。该迟滞生成电路系统（M5）是单端电压检测电路（反相器M2、M3及其相关电路）的一部分。因此，该特征被直接公开。 |
| **H**：其特征在于，所述输入电压范围包括在所述第一范围与所述第二范围之间的第三范围，并且其中在所述输入节点处的所述输入电压落在所述第三范围内时，所述第一和第二半导体器件均不控制所述电压受限的输出节点。《未公开》 | 未找到对应内容。对比文件中未描述输入电压存在一个使两个主要控制器件（如M1和另一个开关管）均不导通的中间过渡范围，从而导致输出节点浮置的状态。 | 目标专利说明书第[0036]段明确描述了在输入电压的“第三范围”（例如，从约1.8V-Vthn到约1.8V）内，晶体管M1和M2均不导电，节点A处于“浮置”状态。对比文件的电路（如图2的源极跟随器结构）工作原理不同。在对比文件中，当输入电压变化时，输出节点1的电压是通过M1的源极跟随作用和电流源I1的下拉作用共同决定的，不存在一个明确的电压区间使得主要的有源器件（M1）完全“不控制”输出节点，更没有提及两个半导体器件均不控制导致输出浮置的“第三范围”。 |
| **I**：其特征在于，所述第一和第二半导体器件包括金属氧化物半导体晶体管。《直接公开》 | 说明书全文多处提及MOS晶体管，例如第2段：“...metal-oxide semiconductor (MOS) transistor...”， 图2中明确标识了晶体管M1、M2、M3。 | 对比文件涉及的集成电路技术即为MOS技术，其附图（如图2）和描述中明确使用了MOS晶体管（例如，n-channel transistor M1）。因此，其所公开的半导体器件必然包括金属氧化物半导体晶体管。该特征被直接公开。 |
| **J**：其特征在于，所述第一和第二半导体器件的工作范围的最大电压为约1.8V。《直接公开》 | 说明书第8段：“For example, circuitry of the present invention may be implemented in a 1.8-volt technology that is adapted to receive and tolerate an input voltage as high as 3.6 volts.” | 对比文件说明书第8段明确给出了一个实施例，其中电路采用1.8V技术实现。本领域技术人员知晓，“1.8V技术”意味着该工艺下制造的MOS晶体管其正常安全工作（不损坏）的最大电压范围（即工作范围）约为1.8V。因此，该实施例直接公开了半导体器件的工作范围最大电压约为1.8V。 |
| **K**：其特征在于，所述迟滞生成电路系统包括二极管式连接的晶体管以及开关晶体管。《未公开》 | 对比文件图4中用于提供迟滞的晶体管M5是一个标准的MOS晶体管（开关晶体管），其栅极受反相器输出控制。说明书中未提及或示出任何二极管式连接的晶体管作为迟滞生成电路的一部分。 | 目标专利说明书第[0027]段和图1明确描述其迟滞生成电路包括晶体管M5（开关晶体管）和晶体管M6（被配置为二极管）。对比文件图4的迟滞电路仅包含一个额外的晶体管M5（开关晶体管），其连接方式并非二极管连接，也未提及或包含另一个二极管式连接的晶体管。两者在迟滞电路的具体结构上存在差异。 |
| **L**：其特征在于，所述比较器电路除了漏泄电流之外不消耗静态电流。《未公开》 | 说明书第6段描述了图2电路，其中电流源I1始终连接在节点1和地之间。第7段描述图3电路时指出：“one drawback to circuit 300 is that it can consume considerable DC power in the high state.” | 目标专利强调其电路“不消耗静态电流并且仅会经历电流漏泄”（见说明书第[0024]段）。对比文件的图2基本电路包含一个从输出节点到地的恒流源I1（或图3中用电阻/MOS管实现），这会在静态时持续消耗DC功率。说明书第7段也承认图3电路存在消耗可观DC功率的问题。虽然图4、5电路通过增加晶体管（如M5）来减少功耗，但并未达到“除了漏泄电流外不消耗静态电流”的程度，图4中M4仍会消耗少量DC功率。因此，对比文件未公开“零静态电流”这一特征。 |
<<<a>>><<<B>>><<<c>>><<<E>>><<<F>>><<<G>>><<<I>>><<<J>>>