对比文件名称：2005-01-27_US2005018778A_发明申请_US20050018778A1 High-speed serial linking device with de-emphasis function and the method thereof
目标专利名称：365带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
模型名称：深度求索
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：包括：串行化器**<br>**《直接公开》** | [0020] High-frequency serial linking device 200 ... includes parallel-to-serial unit 210 ...<br>[0021] Serializer 212 receives parallel data, [D0, D1, . . . D9], serializes the parallel data and outputs serial data DT. | 对比文件明确公开了并行到串行单元210，其包含串行化器212（serializer），用于接收并行数据并将其串行化输出。串行化器是目标专利权利要求中定义的“串行化器”。因此，本领域技术人员能够毫无疑义地得出对比文件公开了该技术特征。 |
| **技术特征B：被耦合以从所述串行化器接收差分输入的预驱动器，**<br>**《直接公开》** | [0020] ... pre-driver 230 receives serial data DT ...<br>[0024] Pre-driver 230 includes data differentiator 232 and inverse data differentiator 240. Data differentiator 232 receives serial data DT, and thereby outputs a data differential pair, DP and DN. | 对比文件明确公开了预驱动器230，其接收来自串行化器212的串行数据DT（串行数据通常以差分或单端形式传输，接收“串行数据”即隐含接收其对应的电信号输入，包括差分输入），并输出数据差分对DP和DN。该预驱动器在对比文件中的作用是进行信号调理和差分转换，与目标专利中预驱动器接收差分输入并进行处理的作用相同。因此，该技术特征被直接公开。 |
| **技术特征C：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出**<br>**《未公开》** | 无对应内容。 | 对比文件中的预驱动器230由数据微分器232和反相数据微分器240构成，其具体实现为AND门234、NOR门236、AND门242和NOR门244（参见[0024]-[0025]），是逻辑门电路。对比文件全文未提及“PMOS交叉耦合电平转换器”，也未公开由四个PMOS晶体管构成的、用于进行电压电平转换的全PMOS交叉耦合结构。目标专利中的该特征是实现低功率域到高功率域电平转换的核心。因此，对比文件既未直接公开也未隐含公开该技术特征。 |
| **技术特征D：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，**<br>**《未公开》** | 无对应内容。 | 对比文件中的去加重功能是在输出驱动器250中通过控制不同大小的电流源（I1>I2, I3>I4）和晶体管（N1-N4）的开关组合来实现的（参见[0027]-[0036]），其原理是根据当前比特与前一个比特是否相同来调整输出电流幅度。对比文件未在预驱动器部分使用“去加重PMOS晶体管”，更没有公开“形成耦合到交叉耦合电平转换器输出的去加重抽头”的结构。因此，对比文件未公开该技术特征。 |
| **技术特征E：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合**<br>**《未公开》** | 无对应内容。 | 由于对比文件未公开技术特征C（交叉耦合电平转换器）和技术特征D（两个去加重PMOS晶体管），因此二者之间的“并联耦合”关系自然也无从谈起。该连接关系是目标专利中实现并行去加重操作的关键结构，对比文件中不存在相应结构。因此，对比文件未公开该技术特征。 |
| **技术特征F：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。**<br>**《直接公开》** | [0020] ... output driver 250 outputs transmission differential pair TDP and TDN.<br>[0026] Output driver 250 includes first output circuit 252 and second output circuit 254. First output circuit 252 receives positive differential signal DP and positive delayed-and-inverted differential signal DP_DE ... Second output circuit 254 receives negative differential signal DN and negative delayed-and-inverted differential signal DN_DE ... | 对比文件明确公开了输出驱动器250，其接收来自预驱动器230的输出信号（数据差分对DP、DN及延迟反相差分对DP_DE、DN_DE），并产生最终的传输差分对TDP和TDN。该驱动器在对比文件中的作用是放大/驱动信号以进行传输，与目标专利中驱动器接收预驱动器输出并驱动的功能相同。因此，该技术特征被直接公开。 |
| **技术特征G：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。**<br>**《未公开》** | 无对应内容。 | 该特征限定了串行化器差分输入与交叉耦合电平转换器互补输入之间的具体连接关系。由于对比文件未公开技术特征C（全PMOS交叉耦合电平转换器），因此这种特定的连接方式在对比文件中不存在。对比文件中预驱动器的输入是单端信号DT和DT_DE，通过逻辑门转换为差分信号，并非目标专利中描述的差分输入直接耦合到交叉耦合对的结构。因此，对比文件未公开该技术特征。 |
| **技术特征H：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。**<br>**《未公开》** | 无对应内容。 | 该特征限定了串行化器差分输入与去加重PMOS晶体管输入之间的连接关系。由于对比文件未公开技术特征D（两个去加重PMOS晶体管），因此这种连接关系在对比文件中不存在。对比文件的去加重功能在驱动器阶段实现，输入信号路径不同。因此，对比文件未公开该技术特征。 |
| **技术特征I：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管**<br>**《未公开》** | 无对应内容。 | 尾电流控制晶体管是目标专利中用于设置交叉耦合电平转换器输出共模电压和交点的关键偏置元件（参见目标专利说明书[0048]）。对比文件的预驱动器230（逻辑门电路）和输出驱动器250中均未使用或公开此类连接在特定电平转换结构与地之间的、用于控制尾电流的晶体管结构。因此，对比文件未公开该技术特征。 |
| **技术特征J：被耦合以控制所述尾电流控制晶体管的第一电流镜。**<br>**《未公开》** | 无对应内容。 | 第一电流镜与尾电流控制晶体管配合工作，用于提供偏置电流。对比文件中输出驱动器250使用了独立的电流源I1-I4（参见[0027]），但这是为最终输出级提供不同大小的驱动电流，其结构、连接方式（不是电流镜控制尾电流晶体管）和在电路中的作用（实现多电平输出以实现去加重）均与目标专利中用于控制预驱动器内部偏置的电流镜不同。因此，对比文件未公开该技术特征。 |
| **技术特征K：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。**<br>**《未公开》** | 无对应内容。 | 第二电流镜用于向去加重PMOS晶体管提供受控电流。由于对比文件未公开技术特征D（两个去加重PMOS晶体管）和技术特征J（第一电流镜），因此这种由第一电流镜控制、并为去加重晶体管提供电流的第二电流镜结构在对比文件中不存在。因此，对比文件未公开该技术特征。 |
| **技术特征L：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。**<br>**《未公开》** | 无对应内容。 | 该特征明确了电路不同部分由不同电压的功率域供电，这是目标专利解决从低电压域（如1.0V）到高电压域转换问题的关键（参见目标专利说明书[0004], [0045]）。对比文件全文未提及“功率域”（power domain）概念，也未指出其串行化器、预驱动器或驱动器工作在不同电压的电源下。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出这种具体的功率域划分。因此，对比文件未公开该技术特征。 |
| **技术特征M：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。**<br>**《未公开》** | [0003] ... serial link transmission such as PCI express architecture ... | 该特征限定了集成电路的具体应用设备。对比文件仅一般性地提及其高速串行连接设备可用于例如PCI Express架构（参见[0005], [0006]），并未具体公开或暗示其与目标专利权利要求中列举的HDMI v1.4兼容设备等一系列特定视频/音频设备集成。应用领域虽有重叠（高速数据传输），但具体应用目标不同。因此，对比文件未公开该技术特征。 |
| **技术特征N：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。**<br>**《隐含公开》** | 整个对比文件描述的是一个“高速串行连接设备”（high-speed serial linking device），其包含并行-串行单元、预驱动器、输出驱动器等电路模块。 | 对比文件虽然没有明确记载“集成在半导体管芯上”，但作为本领域的技术常识，此类高速数字/模拟混合信号电路（如串行化器、预驱动器、驱动器）通常采用集成电路（IC）工艺制造，并集成在半导体管芯（如硅片）上以实现小型化和高性能。本领域技术人员在阅读对比文件后，完全能够合理推断出该设备可以、并且通常会被集成在至少一个半导体管芯上。因此，该技术特征被对比文件隐含公开。 |
<<<A>>><<<B>>><<<F>>><<<n>>>