对比文件名称：WO2007013037A1 HIGH SPEED DRIVER EQUALIZATION
目标专利名称：CN103947114B 带有内置去加重的高速预驱动器和电压电平转换器
本次调用模型名称：专利创造性评估模型
根据目标专利说明书和权利要求，结合对比文件内容，对技术特征进行比对分析如下：
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：串行化器《直接公开》 | [p0015] The latch-mux predriver 12 receives two 1A rate - speed - data signals AO and Al at input ports 1 IA and 1 IB and multiplexes them into a full rate data signal... | 对比文件公开的“latch-mux predriver 12”接收两路半速率数据信号AO和A1，并将其复用为全速率数据信号。该“latch-mux predriver”执行了将并行/低速数据转换为串行/高速数据的功能，即串行化功能。因此，其公开了“串行化器”这一特征。 |
| 技术特征B：被耦合以从所述串行化器接收差分输入的预驱动器，《直接公开》 | [p0015] ...The latch-mux predriver 12 receives two 1A rate - speed - data signals AO and Al at input ports 1 IA and 1 IB... The full rate data signal is then provided to the analog driver 14. | 对比文件中的“latch-mux predriver 12”从输入端口接收差分信号AO和A1，并将其处理后提供给模拟驱动器14。该“latch-mux predriver”作为驱动器（analog driver 14）的前置驱动电路，起到了“预驱动器”的作用，并且明确接收了差分输入。因此，该特征被直接公开。 |
| 技术特征C：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出《未公开》 | [p0016] ...The D2A driver comprises four transistors ml to m4... | 对比文件图2及[p0016]描述的驱动器（analog driver 14）是一个全NMOS推挽驱动器，其晶体管ml至m4为NPN晶体管或NMOS晶体管（根据上下文“all Nmos push-pull”）。目标专利明确限定为“全PMOS交叉耦合电平转换器”，晶体管类型（PMOS vs NMOS）和结构（交叉耦合电平转换器 vs 推挽驱动器）均不同。对比文件未公开由四个PMOS晶体管构成的全PMOS交叉耦合电平转换器。 |
| 技术特征D：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，《未公开》 | [p0020] ...The de-emphasis unit 100 comprises... a de-emphasis driver 114. [p0022] Preferably, both drivers are all NMOS push-pull 50 voltage source D2A drivers... | 对比文件公开了用于去加重的“de-emphasis driver 114”（去加重驱动器），该驱动器与主驱动器并联。然而，该驱动器同样是“all NMOS”结构，并未公开使用“PMOS晶体管”来形成去加重抽头。目标专利明确限定去加重晶体管为PMOS类型。因此，该特征未被公开。 |
| 技术特征E：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合《未公开》 | [p0020] ...The de-emphasis driver 114 is coupled to the main analog driver 14 in a parallel fashion... | 对比文件公开了去加重驱动器（de-emphasis driver 114）与主驱动器（main analog driver 14）并联连接。然而，基于特征C和D的分析，对比文件中的驱动器均为NMOS结构，并非目标专利所限定的“PMOS交叉耦合电平转换器”和“去加重PMOS晶体管”。因此，虽然存在并联的连接关系，但并联的对象（NMOS驱动器 vs PMOS电平转换器/晶体管）不同。该特征未被公开。 |
| 技术特征F：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。《直接公开》 | [p0015] ...The full rate data signal is then provided to the analog driver 14. | 对比文件中的“analog driver 14”（模拟驱动器）接收来自预驱动器（latch-mux predriver 12）输出的全速率数据信号，并驱动传输线。这完全对应于目标专利中“驱动器”的功能和连接关系。因此，该特征被直接公开。 |
| 技术特征G：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。《未公开》 | 无对应内容。 | 对比文件未公开目标专利所限定的“全PMOS交叉耦合电平转换器”，因此自然也不可能公开该电平转换器与来自串行化器的差分输入之间的具体连接关系（耦合到相应互补输入）。该特征未被公开。 |
| 技术特征H：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。《未公开》 | [p0020] ...Input ports 130 and 132 of the second latch-mux predriver 112 are coupled to nodes 140 and 142, respectively... | 对比文件公开了去加重单元的输入连接到预驱动器内部的节点（140，142），用于获取延迟和反相的信号。然而，基于特征D的分析，对比文件未公开“去加重PMOS晶体管”，因此也就不存在该晶体管与差分输入线的耦合关系。该特征未被公开。 |
| 技术特征I：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管《未公开》 | [p0016] ...Emitters of the transistors m3 and m4 are coupled to a ground. | 对比文件图2的驱动器电路中，晶体管m3和m4的发射极耦合到地。这可以看作是一种电流通路或“尾电流”结构。然而，该结构存在于对比文件的“all Nmos”推挽驱动器中，而非目标专利所限定的“全PMOS交叉耦合电平转换器”中。目标专利的尾电流控制晶体管是专门为PMOS交叉耦合电平转换器设置的。因此，该特征未被直接公开。从隐含公开角度看，对比文件驱动器中存在接地路径是电路设计的常见方式，但未隐含公开其作为“尾电流控制晶体管”与特定PMOS交叉耦合电平转换器配合使用。 |
| 技术特征J：被耦合以控制所述尾电流控制晶体管的第一电流镜。《未公开》 | 无对应内容。 | 对比文件全文未提及任何电流镜结构，更没有公开用于控制尾电流控制晶体管的“第一电流镜”。该特征未被公开。 |
| 技术特征K：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。《未公开》 | 无对应内容。 | 对比文件全文未提及任何电流镜结构，因此更不可能公开由第一电流镜控制的第二电流镜，以及向PMOS去加重晶体管提供电流的功能。该特征未被公开。 |
| 技术特征L：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。《未公开》 | [p0016] ...Collectors of the transistors ml and m2 are coupled to supply plane Vx... | 对比文件仅提及电源平面“Vx”为驱动器供电，并未区分不同的功率域（如第一功率域、第二功率域），也未说明串行化器（latch-mux predriver）和驱动器（analog driver）由不同电压的功率域供电。目标专利强调电平转换功能以实现跨功率域转换，对比文件无此内容。该特征未被公开。 |
| 技术特征M：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。《未公开》 | 无对应内容。 | 对比文件未提及该高速驱动器均衡电路具体应用于HDMI或所列出的任何特定设备类型。其背景技术[p0003-p0004]提及高速通信系统和PCI Express等，但未限定于目标专利所列举的HDMI系列应用设备。该特征未被公开。 |
| 技术特征N：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。《直接公开》 | [p0030] Preferably, all components are integrated on a single semiconductor chip... | 对比文件[p0030]明确记载“优选地，所有组件都集成在单个半导体芯片上”。这直接公开了串行化器（latch-mux predriver）、预驱动器（也可视为latch-mux predriver的一部分或整体）和驱动器（analog driver）集成在半导体管芯（芯片）上的特征。因此，该特征被直接公开。 |
<<<A>>><<<B>>><<<F>>><<<N>>>