**对比文件名称**：2008-07-30_CN101233732A_发明公开_CN101233732A 高速驱动器均衡
**目标专利名称**：365带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
**调用的模型名称**：专利创造性评估模型
### **特征比对表格**
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：串行化器<br>《直接公开》 | 说明书第3页第1段：“锁存多路复用前置驱动器12在输入端口11A和11B处接收两个1/2速率（速度）数据信号A0和A1，并且使用从时钟16接收到的周期为T的全速率差分时钟信号CLK将它们多路复用成全速率数据信号。” | 对比文件中的“锁存多路复用前置驱动器12”的功能是接收两个半速率（1/2速率）的并行数据信号（A0, A1），并在全速率时钟CLK控制下将它们合成为一个全速率的串行数据流。这与目标专利中“串行化器”的功能（将N位并行数据串行化以产生高速串行数据流，参见目标专利说明书[0040]段）实质相同，均用于实现并串转换。本领域技术人员能够毫无疑义地认定其公开了串行化器。 |
| **技术特征B**：被耦合以从所述串行化器接收差分输入的预驱动器，《直接公开》 | 说明书第3页第1段：“然后将全速率数据信号提供给模拟驱动器14。” 图1示出了锁存多路复用前置驱动器12（串行化器）的输出连接到模拟驱动器14的输入。 | 对比文件明确记载了串行化器（锁存多路复用前置驱动器12）的输出被提供给“模拟驱动器14”。该模拟驱动器14接收来自串行化器的差分信号（分量A和B，参见图2及说明书第3页第2段），其作用是对信号进行缓冲、电平转换或驱动（将数字信号转换为模拟低摆动电压，参见第3页第2段），这与目标专利中“预驱动器”的功能（接收串行化器的差分输入并进行处理，参见[0042]段）相同。因此，对比文件直接公开了该特征。 |
| **技术特征C**：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出<br>《未被公开》 | 说明书第3页第2段：“参照图2，示出了优选用作模拟驱动器14的全Nmos推挽50欧姆电压源D2A驱动器的简化电路图。” 该电路包含四个NMOS晶体管m1-m4。 | 目标专利的核心特征之一是预驱动器采用“全PMOS交叉耦合电平转换器”进行电压电平转换（例如从1.0V域转换到1.8V域，参见[0047]段）。对比文件中的“模拟驱动器14”是全NMOS推挽结构（图2），其晶体管类型（NMOS）、电路拓扑（非交叉耦合）、功能目的（驱动传输线，而非专门进行跨功率域电平转换）均与目标专利不同。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出“全PMOS交叉耦合电平转换器”这一特定技术方案。 |
| **技术特征D**：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，《未被公开》 | 说明书第4页第3段至第5页第1段，图3-4：“削弱单元100包括第二锁存多路复用前置驱动器112和削弱驱动器114。” “削弱驱动器114以并联方式耦合到主模拟驱动器14”。削弱驱动器114包含四个NMOS晶体管m1_d到m4_d（图4）。 | 目标专利的“去加重PMOS晶体管”是专门用于信号去加重的两个PMOS晶体管，并耦合到交叉耦合电平转换器的输出（参见[0048]段）。对比文件中的“削弱驱动器114”虽然也用于信号处理（均衡/去加重），但其由四个NMOS晶体管构成（图4），且其输出是并联到主驱动器的输出端口（18,20），而非专门耦合到某个“交叉耦合电平转换器的输出”。两者在晶体管类型、数量、具体连接结构和所依赖的核心电路（目标专利依赖PMOS电平转换器，对比文件依赖NMOS推挽驱动器）上均存在本质差异。因此，该特征未被公开。 |
| **技术特征E**：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合<br>《隐含公开》 | 说明书第4页第3段：“削弱驱动器114以并联方式耦合到主模拟驱动器14”。图4明确显示了主驱动器14和削弱驱动器114在输出节点（18，20）处的并联连接。 | 目标专利中，去加重PMOS晶体管与交叉耦合电平转换器并联耦合。对比文件中，用于实现均衡（可视为一种去加重形式）的削弱驱动器114与主模拟驱动器14在输出端并联连接。虽然晶体管的类型（PMOS vs NMOS）和所并联的电路模块（全PMOS交叉耦合电平转换器 vs 全NMOS推挽驱动器）不同，但“用于信号处理的附加电路模块与主信号路径电路并联连接”这一基本的电路连接关系已被对比文件公开。从宽松的隐含公开标准判断，本领域技术人员有可能从对比文件的并联结构出发，推理出采用并联结构来实现信号处理（如去加重）的技术手段。 |
| **技术特征F**：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。<br>《隐含公开》 | 说明书第3页第2段及图1-2：“模拟驱动器14将锁存多路复用前置驱动器12的输出信号转换为...模拟低摆动电压。” 其输出端口（18,20）直接耦合到传输线30。 | 目标专利中，预驱动器（230）之后连接有驱动器（235）。在对比文件中，“模拟驱动器14”接收来自前置驱动器（即串行化器）的信号，并将其转换为适合驱动传输线（30）的电压信号。虽然对比文件未明确区分“预驱动器”和“驱动器”两个独立模块，而是将信号转换和驱动功能集成在“模拟驱动器14”中，但“模拟驱动器14”本身作为一个驱动级，其功能包含了目标专利中“驱动器”的功能（放大信号以驱动负载）。因此，可以认为对比文件隐含公开了存在一个接收预驱动器（在本文件中即模拟驱动器自身的前级处理部分）输出并进行驱动的电路。 |
| **技术特征G**：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。<br>《未被公开》 | 说明书第3页第2段，图2：“将晶体管m1和m4的基极耦接成用于接收前置驱动器输出信号的分量A，并且将晶体管m2和m3的基极耦接成用于接收差分前置驱动器输出信号的分量B。” | 目标专利要求差分输入直接连接到交叉耦合电平转换器的互补输入端（参见图4，in0n, in0p）。对比文件中，差分输入信号（A, B）连接到模拟驱动器14的四个NMOS晶体管的栅极（基极），这是一种推挽输入结构，而非目标专利所限定的“交叉耦合电平转换器”的互补输入结构。由于对比文件未公开“交叉耦合电平转换器”这一前提特征，因此其输入连接方式自然也无法对应于该特定结构的“互补输入”。该连接特征是针对特定电路结构的，未被公开。 |
| **技术特征H**：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。<br>《隐含公开》 | 说明书第4页第3段：“节点140和142分别处于差分锁存器40和42的输出端口与锁存多路复用前置驱动器12的差分多路复用器44的相应输入端口之间。以反相的方式将输入信号提供给输入端口130和132...” 图3显示了输入信号A0, A1通过节点140,142间接连接到第二锁存多路复用前置驱动器112。 | 目标专利要求串行化器的差分输入也连接到去加重PMOS晶体管的输入。对比文件中，用于产生削弱信号的“第二锁存多路复用前置驱动器112”的输入（130,132）是从主串行化器路径上的节点（140,142）获取的，而节点140,142的信号源自原始的差分输入A0, A1。这意味着，原始输入信号A0, A1的路径分支出来，提供了削弱驱动器114所需的输入。虽然对比文件中经过了一个反相和延迟处理（通过锁存器160,162和多路复用器164），且驱动器件是NMOS而非PMOS，但从“原始输入信号被分支并处理以驱动一个并联的、用于信号处理（均衡/去加重）的晶体管对”这一广义的电路构思来看，可以认为对比文件隐含公开了输入信号耦合到用于去加重功能的晶体管输入这一概念。 |
| **技术特征I**：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管<br>《未被公开》 | 对比文件图2中，模拟驱动器14的晶体管m3和m4的发射极直接接地，图4中主驱动器14和削弱驱动器114的对应晶体管（m3, m4, m3_d, m4_d）发射极也直接接地。全文未提及任何位于驱动电路与地之间、用于控制尾电流的独立晶体管。 | 目标专利中明确设置了一个独立的“尾电流控制晶体管”（430，参见图4，图5）来控制电平转换器的尾电流，这是其实现特定偏置和性能的关键部件。对比文件中的驱动器电路采用简单的直接接地方式，没有独立的尾电流控制晶体管。本领域技术人员无法从对比文件中推理出此特征。 |
| **技术特征J**：被耦合以控制所述尾电流控制晶体管的第一电流镜。<br>《未被公开》 | 对比文件全文中未提及任何“电流镜”结构。其驱动器电路（图2，图4）由电阻和晶体管构成，偏置和电流设置方式与目标专利的电流镜结构不同。 | 目标专利采用由电流源（425）和NMOS电流镜（420）构成的电路来控制尾电流晶体管（430）（参见[0049]段）。这是其特有的偏置设计。对比文件的电路架构中完全不存在电流镜，也没有任何内容暗示或教导使用电流镜来控制尾电流。因此，该特征未被公开。 |
| **技术特征K**：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。<br>《未被公开》 | 对比文件全文中未提及任何“电流镜”结构，更不存在由第一电流镜控制的第二电流镜。 | 目标专利中用于向去加重PMOS晶体管（415A-B, 515A-B）提供电流的PMOS电流镜（435，520）是其另一个核心的电流控制设计（参见[0049], [0053]段）。对比文件完全没有公开任何电流镜，尤其是这种两级电流镜控制架构。因此，该特征未被公开。 |
| **技术特征L**：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。<br>《未被公开》 | 对比文件全文中未提及任何关于“功率域”划分、不同电压域供电或电平转换的内容。其电路工作在同一供电环境下（例如，供电平面Vx）。 | 目标专利明确强调了其发明背景和优点之一是实现跨功率域的电平转换（例如从1.0V域到1.8V域，参见[0024], [0044]段），并明确限定了串行化器和电平转换器由不同功率域供电。这是解决其技术问题的关键。对比文件专注于均衡驱动以克服符号间干扰，完全不涉及跨功率域操作或电平转换需求。因此，该特征未被公开。 |
| **技术特征M**：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。<br>《未被公开》 | 对比文件背景技术和具体实施方式中提及的应用场景为“高速串行二进制数据在铜线上的传送”、“电信设备”、“PCI_Express”等（参见说明书第1-2页）。未提及HDMI或目标专利所列的特定设备列表。 | 该特征限定了集成电路的具体应用设备类型。对比文件公开的驱动器可用于高速串行通信，但其明确列举的应用领域（如电信、PCI_Express）与目标专利明确限定的HDMI及一系列特定的音视频设备不同。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出该特定应用集成列表。 |
| **技术特征N**：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。<br>《直接公开》 | 说明书第5页第2段：“优选的是，将所有零部件集成在单独一个半导体芯片上，对需要基本相同的制造步骤的削弱单元100和驱动器10使用相同设计的零部件，有助于在单独一个半导体芯片上的集成。” | 对比文件明确教导了将其所有零部件（包括锁存多路复用前置驱动器12（串行化器）、模拟驱动器14（预驱动器/驱动器）和削弱单元100）集成在一个半导体芯片上。这直接公开了目标专利中“集成在至少一个半导体管芯上”的特征。 |
<<<A>>><<<B>>><<<N>>>