对比文件名称：2000-11-22_EP1054449A_发明公开_EP1054449A3 Magnetic random access memory and fabricating method thereof
目标专利名称：具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成CN102687298B
本次调用模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**<br>在层间或金属间电介质衬底上沉积隔离层<br>《未公开》 | 未找到对应内容。 | 目标专利中的“隔离层”用于将底部电极层（710）与层间或金属间电介质衬底（702）分开（参见说明书[0035]段）。对比文件公开了在衬底上形成绝缘膜，然后在其上形成MTJ（例如，对比文件提及“在绝缘膜上形成MTJ元件”），但该绝缘膜是作为MTJ元件的基底或隔离层。然而，对比文件并未明确描述在“层间或金属间电介质衬底”上专门沉积一个“隔离层”的步骤。本领域技术人员无法从对比文件中毫无疑义地得出存在一个独立于MTJ堆栈基底绝缘膜的、专门用于隔离底部电极与衬底的“隔离层”。因此，该技术特征未被直接公开，也无法从对比文件的内容中合理推断得出。 |
| **技术特征B**<br>在所述隔离层和第一接触件上沉积第一电极层，所述第一接触件嵌入于所述层间或金属间电介质衬底中，并且延伸穿过所述隔离层<br>《未公开》 | 未找到对应内容。 | 目标专利中，第一电极层（710）沉积在隔离层（704）和嵌入衬底（702）并穿过隔离层的第一接触件（706）上（参见说明书[0035]段和图7A）。对比文件公开了在绝缘膜上形成底部电极和MTJ，以及存在连接底部电极的接触孔/插塞（例如，形成接触孔并填充以连接底部电极）。然而，对比文件并未明确描述“第一接触件”嵌入于“层间或金属间电介质衬底”中并“延伸穿过所述隔离层”的特定结构关系。虽然本领域技术人员可以理解MRAM结构中需要有导电通路连接底部电极，但对比文件未具体公开该接触件嵌入衬底并穿过一个专门的隔离层的技术特征。因此，该技术特征未被直接公开，也无法从对比文件的内容中合理推断得出。 |
| **技术特征C**<br>在所述第一电极层上与所述第一接触件偏移制造磁性装置<br>《未公开》 | 未找到对应内容。 | 目标专利中，磁性装置（MTJ 721）制造在第一电极层（710）上，并且与第一接触件（706）偏移（参见说明书[0035]段和图7A）。对比文件公开了在底部电极上形成MTJ元件。但是，对比文件并未提及或暗示MTJ元件与连接底部电极的接触件（或插塞）之间的位置关系是“偏移”的。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出磁性装置与接触件是“偏移”制造的这一特定位置关系。因此，该技术特征未被直接或隐含公开。 |
| **技术特征D**<br>在制造所述磁性装置之后图案化所述第一电极层<br>《未公开》 | 未找到对应内容。 | 目标专利的核心改进点之一在于“在制造磁性装置之后图案化所述第一电极层”（参见说明书[0029], [0038]段），即先形成MTJ堆栈，再图案化底部电极层，以降低后续填充电介质时的深宽比，减少空隙。对比文件的制造方法通常是先图案化底部电极，再在其上形成MTJ堆栈并图案化，或者将MTJ堆栈和底部电极作为一个整体进行图案化。对比文件并未公开将“图案化第一电极层（底部电极）”的步骤安排在“制造磁性装置（MTJ）”之后的工艺顺序。本领域技术人员无法从对比文件的内容中得出或合理推断出这一特定的、旨在解决特定技术问题的工艺顺序。因此，该技术特征未被公开。 |
| **技术特征E**<br>在经图案化的第一电极层上沉积顶盖层，所述顶盖层围绕所述经图案化的第一电极层的至少一个边缘延伸且直接接触所述隔离层<br>《未公开》 | 未找到对应内容。 | 目标专利中，在图案化底部电极（711）后，沉积第一顶盖层（734）并回蚀，最终形成的顶盖层（734保留部分）围绕底部电极边缘并直接接触隔离层（704）（参见说明书[0037]-[0040]段及图7C-7D）。对比文件可能公开了使用绝缘膜覆盖MTJ侧壁，但并未具体描述在“经图案化的第一电极层（底部电极）”上沉积一个“顶盖层”，且该顶盖层“围绕所述经图案化的第一电极层的至少一个边缘延伸且直接接触所述隔离层”的特定结构。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出这一具体结构特征。因此，该技术特征未被公开。 |
| **技术特征F**<br>将第一电介质层沉积于所述磁性装置及所述第一电极层上<br>《直接公开》 | 对比文件描述了在形成MTJ元件后，“形成绝缘膜以覆盖MTJ元件”或类似的步骤。 | 目标专利中，“第一电介质层”（742）沉积于MTJ（721）和图案化的第一电极层（711）上，用于填充间隙并平坦化（参见说明书[0041]段，图7D）。对比文件公开了在形成MTJ元件后，沉积绝缘膜（例如，层间介质）覆盖MTJ元件及其下方的结构（如底部电极）。该绝缘膜在对比文件中起到绝缘、隔离和保护的作用，与目标专利中“第一电介质层”的作用（填充间隙、提供平坦化基础）实质相同。本领域技术人员能够毫无疑义地从对比文件中得出在磁性装置及电极上沉积绝缘（电介质）层的技术方案。因此，该技术特征被直接公开。 |
| **技术特征G**<br>在沉积所述第一电介质层之后沉积第二电极层<br>《直接公开》 | 对比文件描述了在形成覆盖MTJ的绝缘膜后，在其上形成导线层（例如，位线）作为顶部电极。 | 目标专利中，在沉积并平坦化第一电介质层（742）后，沉积第二电极层（750）作为顶部电极（参见说明书[0042]段，图7E）。对比文件公开了在形成覆盖MTJ的绝缘膜后，在该绝缘膜上形成导电层（如位线层），该导电层用于电连接MTJ的顶部。该导电层在对比文件中作为顶部电极或与顶部电极等效的导电通路。其作用与目标专利中的“第二电极层”相同，均为提供与磁性装置顶部的电连接。因此，该技术特征被直接公开。 |
| **技术特征H**<br>在沉积所述第二电极层之后图案化所述第二电极层<br>《直接公开》 | 对比文件描述了图案化所述导线层（位线）以形成独立的导线。 | 目标专利中，图案化第二电极层（750）以形成离散的顶部电极（751）（参见说明书[0043]段，图7F）。对比文件公开了在沉积导电层（第二电极层）后，对其进行图案化（例如，通过光刻和蚀刻）以形成所需的导电线路（如位线）。该步骤在对比文件中的作用是定义顶部电极或导电线的形状，与目标专利中图案化第二电极层的作用相同。因此，该技术特征被直接公开。 |
| **技术特征I**<br>其中所述磁性装置包含磁性隧道结<br>《直接公开》 | 对比文件明确其涉及“Magnetic random access memory (MRAM)”及其制造方法，其中存储元件为磁性隧道结（MTJ）。 | 目标专利的磁性装置为磁性隧道结（MTJ）（参见说明书[0002], [0027]段）。对比文件的主题即为磁性随机存取存储器（MRAM），其核心存储元件就是磁性隧道结（MTJ）。这是本领域的公知常识，并在对比文件中明确体现。因此，该技术特征被直接公开。 |
| **技术特征J**<br>其进一步包含将所述磁性隧道结集成到磁性随机存取存储器中<br>《直接公开》 | 对比文件的标题和全文内容均涉及磁性随机存取存储器（MRAM）的制造。 | 目标专利涉及将MTJ集成到MRAM中（参见说明书[0002], [0022]段）。对比文件的整个发明主题就是MRAM及其制造方法，其描述的工艺步骤目的就是为了制造MRAM。因此，“将磁性隧道结集成到磁性随机存取存储器中”是对比文件公开内容的必然结果和直接目的。该技术特征被直接公开。 |
| **技术特征K**<br>其进一步包含在沉积所述第二电极层之前平坦化所述第一电介质层<br>《隐含公开》 | 对比文件描述了在形成绝缘膜（对应于第一电介质层）后，可能进行化学机械抛光（CMP）等平坦化工艺，以形成平坦的表面用于后续层（如导线层）的形成。 | 目标专利中，在沉积第二电极层（750）之前，对第一电介质层（742）进行回蚀和平坦化（例如CMP），以暴露MTJ顶部并获得平坦表面（参见说明书[0041]段，图7E）。对比文件公开了在形成覆盖MTJ的绝缘膜后，为了在其上形成平坦的导电层（第二电极层），本领域技术人员有动机并且通常需要对该绝缘膜进行平坦化处理（如CMP），以确保后续层沉积的均匀性和电连接的可靠性。这是半导体制造工艺中的常规步骤。因此，本领域技术人员能够从对比文件公开的“形成绝缘膜”和“在其上形成导线层”的步骤中，合理推断出在沉积第二电极层之前需要对第一电介质层进行平坦化。该技术特征被隐含公开。 |
| **技术特征L**<br>其中沉积顶盖层包含：在制造所述磁性装置之后将第一顶盖层沉积于所述磁性装置上<br>《未公开》 | 未找到对应内容。 | 目标专利中，在制造MTJ（721）后，立即沉积第一顶盖层（734）用于保护（参见说明书[0036]段，图7B）。对比文件可能提及了使用保护层或绝缘膜覆盖MTJ，但并未明确区分并描述一个在制造磁性装置后立即沉积的、作为“第一顶盖层”的特定步骤。对比文件中覆盖MTJ的绝缘膜可能是在多个步骤后沉积的，其作用和沉积时机与目标专利中特指的“第一顶盖层”并不完全相同。因此，该技术特征未被直接公开，也无法合理推断。 |
| **技术特征M**<br>其中沉积顶盖层进一步包含：在沉积所述第一顶盖层之后蚀刻所述第一顶盖层以暴露所述磁性装置的表面<br>《未公开》 | 未找到对应内容。 | 目标专利中，在沉积第一顶盖层（734）后，对其进行回蚀以暴露MTJ（721）的顶部表面（参见说明书[0039]段，图7D）。对比文件没有公开对覆盖MTJ的保护层或绝缘膜进行蚀刻以专门暴露磁性装置表面的步骤。通常，对比文件中的绝缘膜可能被整体平坦化或图案化以形成接触孔，但不是特指蚀刻一个“第一顶盖层”来暴露MTJ顶部。因此，该技术特征未被公开。 |
| **技术特征N**<br>及在蚀刻所述第一顶盖层之后且在沉积所述第一电介质层之前，沉积第二顶盖层<br>《未公开》 | 未找到对应内容。 | 目标专利中，在蚀刻第一顶盖层并暴露MTJ顶部后，沉积第二顶盖层（740）（参见说明书[0039]段，图7D）。对比文件没有公开这种在暴露MTJ表面后、沉积填充电介质前，再沉积一个“第二顶盖层”的双层顶盖结构。该特征是目标专利的具体保护手段。因此，该技术特征未被公开。 |
| **技术特征O**<br>其进一步包含：在图案化所述第二电极层之后沉积第二电介质层<br>《隐含公开》 | 对比文件描述了在形成图案化的导线层（第二电极层）后，通常会继续沉积额外的层间绝缘膜以进行隔离和保护，这是半导体制造工艺的常规后续步骤。 | 目标专利中，在图案化第二电极层（751）后，沉积第二电介质层（760）（参见说明书[0045]段，图7G）。对比文件虽然没有明确写出“在图案化第二电极层之后沉积第二电介质层”这一字句，但在MRAM的制造流程中，形成顶部电极（位线）后，为了进行器件间的隔离并为后续金属互连层做准备，沉积另一层电介质（层间介质）是必然且常规的工艺步骤。本领域技术人员能够从对比文件公开的制造MRAM的整体流程中，合理推断出这一步骤的存在。因此，该技术特征被隐含公开。 |
| **技术特征P**<br>及平坦化所述第二电介质层<br>《未公开》 | 未找到对应内容。 | 目标专利中，对第二电介质层（760）进行平坦化（例如CMP）（参见说明书[0045]段）。对比文件没有提及对在图案化第二电极层之后沉积的电介质层（如果存在）进行平坦化的步骤。虽然平坦化是常见工艺，但对比文件并未描述或暗示在此特定工艺节点需要进行平坦化。本领域技术人员无法从对比文件中必然得出或合理推断出这一具体步骤。因此，该技术特征未被公开。 |
| **技术特征Q**<br>其进一步包含：在沉积所述第二电介质层之后图案化到所述第二电极层的电路径<br>《隐含公开》 | 对比文件描述了在形成绝缘膜后，图案化接触孔和/或沟槽以形成与下层电极（如MTJ的顶部电极或底部电极）的电连接。 | 目标专利中，在沉积第二电介质层（760）后，图案化通孔（762）和/或沟槽（764）以形成到第二电极层（751）的电路径（参见说明书[0045]-[0046]段，图7G）。对比文件公开了在形成层间绝缘膜后，通过蚀刻形成接触孔或沟槽，以建立与MTJ电极的电连接。虽然对比文件可能未明确说明该绝缘膜是“第二电介质层”，但该步骤的本质是在电介质层中图案化出到达电极的电路径。本领域技术人员能够从对比文件公开的制造互连结构的常规方法中，合理推断出这一步骤。因此，该技术特征被隐含公开。 |
| **技术特征R**<br>及用导电材料填充所述电路径<br>《直接公开》 | 对比文件描述了用导电材料（如金属）填充接触孔和/或沟槽以形成电连接。 | 目标专利中，用导电材料（如铜）填充图案化出的电路径（通孔/沟槽）（参见说明书[0046]段）。对比文件公开了在形成接触孔或沟槽后，用导电材料（例如，通过沉积和回蚀或电镀）填充它们，以形成互连线或插塞。该步骤的作用与目标专利完全相同。因此，该技术特征被直接公开。 |
| **技术特征S**<br>其中图案化所述电路径包含图案化沟槽<br>《直接公开》 | 对比文件描述了形成沟槽（trench）并用导电材料填充以形成位线或其它互连线。 | 目标专利中，图案化的电路径包括沟槽（764）（参见说明书[0045], [0047]段，图7G-H）。对比文件公开了在绝缘层中图案化沟槽并填充导电材料以形成导电线（如位线）。该“沟槽”即是一种“电路径”。因此，该技术特征被直接公开。 |
| **技术特征T**<br>其中图案化所述电路径进一步包含图案化通孔<br>《直接公开》 | 对比文件描述了形成接触孔（contact hole）并用导电材料填充以形成垂直电连接。 | 目标专利中，图案化的电路径包括通孔（762）（参见说明书[0045]段，图7G）。对比文件公开了在绝缘层中图案化接触孔（其作用等同于通孔）并填充导电材料以形成垂直互连。因此，该技术特征被直接公开。 |
| **技术特征U**<br>其进一步包含在填充所述电路径之后沉积顶部顶盖层<br>《未公开》 | 未找到对应内容。 | 目标专利中，在填充电路径（导电材料）后，沉积顶部顶盖层（capping film）（参见说明书[0046]段）。对比文件没有提及在填充导电材料后沉积一个专门的“顶部顶盖层”的步骤。虽然半导体工艺中常用钝化层，但对比文件并未描述此具体步骤。因此，该技术特征未被公开。 |
| **技术特征V**<br>其中同一掩模产生用于图案化所述第二电极层且图案化所述第一电极层的图案<br>《未公开》 | 未找到对应内容。 | 目标专利中，可以使用同一掩模来图案化第二电极层（顶部电极）和第一电极层（底部电极），以实现自对准并简化工艺（参见说明书[0029], [0043]段）。对比文件没有公开使用同一掩模来图案化顶部电极层和底部电极层。通常，MRAM制造中这两层是分别图案化的。因此，该技术特征未被公开。 |
| **技术特征W**<br>其中沉积顶盖层包含：在制造所述磁性装置之后且在沉积所述第一电介质层之前清洁所述磁性装置<br>《未公开》 | 未找到对应内容。 | 目标专利中，在制造MTJ后、沉积第一电介质层前，有清洁MTJ表面的步骤（如溅射清洁）（参见说明书[0036], [0042]段）。对比文件没有提及在沉积覆盖MTJ的绝缘膜（第一电介质层）之前，专门清洁磁性装置（MTJ）表面的步骤。虽然清洁是可能存在的，但对比文件并未描述这一具体特征。因此，该技术特征未被公开。 |
| **技术特征X**<br>及在清洁所述磁性装置之后将第一顶盖层沉积于所述磁性装置上<br>《未公开》 | 未找到对应内容。 | 该特征依赖于技术特征W（清洁步骤）和L（沉积第一顶盖层）。如上所述，对比文件既未公开清洁步骤，也未明确公开在制造磁性装置后立即沉积“第一顶盖层”的步骤。因此，该组合特征也未被公开。 |
| **技术特征Y**<br>其进一步包含将所述磁性装置集成于以下各者中的至少一者中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机<br>《未公开》 | 未找到对应内容。 | 目标专利列举了将磁性装置（MTJ）集成的具体终端应用产品（参见说明书[0024]段）。对比文件仅涉及MRAM存储器本身的制造，并未提及或暗示将这些存储器集成到任何具体的消费电子或通信设备中。因此，该技术特征未被公开。 |
<<<F>>><<<G>>><<<H>>><<<I>>><<<J>>><<<R>>><<<S>>><<<T>>><<<k>>><<<o>>><<<q>>>