对比文件名称：2009-11-12_JP2009266939A_发明专利_JP2009266939A Manufacturing method of semiconductor device
目标专利名称：具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成CN102687298B
模型名称：DeepSeek
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：其包含：在层间或金属间电介质衬底上沉积隔离层<br>**《隐含公开》** | [2] さらに、図８に示すように、全面に窒化膜４１及び（酸化膜である）層間絶縁膜１８を積層し...<br>続いて、図９に示すように、全面に窒化膜４２、（酸化膜である）層間絶縁膜２０及び２１が積層され...<br>その後、図１０に示すように、全面に、窒化膜４３、（酸化膜からなる）層間絶縁膜２３及び２４が形成され...<br>その後、図１１に示すように、全面にシリコン窒化膜である層間絶縁膜２６を形成し... | 对比文件公开了在形成下部电极层30之前，在半导体基板100上依次沉积了多层绝缘膜（包括层间绝缘膜18, 20, 21, 23, 24和作为停止层的氮化膜41,42,43以及层间绝缘膜26）。这些绝缘层的堆叠构成了层间或金属间电介质衬底结构。虽然对比文件未明确使用“隔离层”这一术语，但目标专利说明书中的“隔离层”功能是“将底部电极层710与层间或金属间电介质衬底702分开”（见说明书[0035]段），即电性隔离。对比文件中的氮化膜41,42,43及层间绝缘膜26同样位于下部电极层30之下，起到隔离和停止层的作用。本领域技术人员能够毫无困难地认识到，在半导体制造中，在电极层与下层衬底之间设置绝缘层是常规且必要的技术手段，以实现电性隔离。因此，对比文件隐含公开了在层间电介质衬底上沉积隔离层这一技术特征。 |
| **技术特征B**：在所述隔离层和第一接触件上沉积第一电极层，所述第一接触件嵌入于所述层间或金属间电介质衬底中，并且延伸穿过所述隔离层<br>**《直接公开》** | [2] そして、図１２に示すように、ビアホール９内を含む全面にバリアメタル層２８を形成し、バリアメタル層２８上にビア埋込金属層２９を形成する。<br>続いて、図１３に示すように、バリアメタル層２８及びビア埋込金属層２９に対しＣＭＰ処理を行い、ビアホール９内のバリアメタル層２８及びビア埋込金属層２９のみ残存させる。<br>その後、図１４に示すように、全面に、下部電極層３０、ＭＴＪ用膜３１、及び上部電極層３２を積層する。 | 对比文件图12-14明确公开了：首先在层间绝缘膜26中形成通孔（ビアホール9），并用势垒金属层28和金属栓塞层29填充以形成接触件（相当于第一接触件，见说明书[0011]段“第一接触件嵌入于所述层间或金属间电介质衬底中”）。随后，在图14中，在整个表面（包括该接触件和层间绝缘膜26上）沉积下部电极层30（相当于第一电极层）。该接触件（由29构成）延伸穿过了上方的层间绝缘膜26（相当于隔离层之一部分），并与下部电极层30电性连接。因此，该技术特征被对比文件直接公开。 |
| **技术特征C**：在所述第一电极层上与所述第一接触件偏移制造磁性装置<br>**《隐含公开》** | [2] 続いて、図１５に示すように、図示しないパターニングされたレジストを用いてＭＴＪ用膜３１及び上部電極層３２をパターニングしてＭＴＪ素子ＭＤ１及び上部電極ＥＴ１を得る。<br>（结合图1平面图描述）図１...同図に示すように、半導体基板１００の上方に平面形状が横長の矩形状の下部電極ＥＢ１が形成され、下部電極ＥＢ１の右側寄りに平面形状が縦長の楕円形状のＭＴＪ素子ＭＤ１（上部電極ＥＴ１）が形成される。 | 对比文件图15公开了在下部电极层30（第一电极层）上沉积MTJ用膜31和上部电极层32，并对其进行图案化以形成MTJ元件MD1（磁性装置）。图1的平面图进一步显示，MTJ元件MD1形成于下部电极EB1（即图案化后的下部电极层30）之上，且其平面形状（纵向椭圆）位于下部电极（横向矩形）的右侧。这表明MTJ元件并非精确对准于下部电极的中心，而是存在位置上的偏移。虽然对比文件未明确使用“偏移”一词，但本领域技术人员根据附图1的布局可以毫无疑义地推断出，MTJ元件是在下部电极层上，且相对于其下的接触件（该接触件位于下部电极下方某处，通常位于电极中心或特定位置）在平面上存在偏移，这是MRAM单元设计的常见方式。因此，该特征被隐含公开。 |
| **技术特征D**：在制造所述磁性装置之后图案化所述第一电极层<br>**《直接公开》** | [2] 続いて、図１５に示すように、...ＭＴＪ用膜３１及び上部電極層３２をパターニングしてＭＴＪ素子ＭＤ１及び上部電極ＥＴ１を得る。...<br>さらに、図１７に示すように、レジストパターン３４をマスクとしてドライエッチング技術を用いてシリコン窒化膜３３及び下部電極層３０をパターニングして、パターニングされたシリコン窒化膜３３及び下部電極ＥＢ１を得る。 | 对比文件明确公开了先在图15步骤中图案化MTJ用膜31和上部电极层32以制造MTJ元件MD1（磁性装置）。随后，在图17步骤中，以光刻胶图案34为掩模，对硅氮化膜33和下部电极层30进行图案化，从而形成图案化的下部电极EB1（即第一电极层）。该顺序“先制造磁性装置（MTJ），后图案化第一电极层（下部电极）”与目标专利权利要求特征D完全一致。因此，该特征被直接公开。 |
| **技术特征E**：在经图案化的第一电极层上沉积顶盖层，所述顶盖层围绕所述经图案化的第一电极层的至少一个边缘延伸且直接接触所述隔离层<br>**《未公开》** | [2] 次に、図１６に示すように、ＭＴＪ素子部（ＭＴＪ素子ＭＤ１及び上部電極ＥＴ１）を含む全面にシリコン窒化膜３３を形成する。<br>さらに、図１７に示すように、レジストパターン３４をマスクとしてドライエッチング技術を用いてシリコン窒化膜３３及び下部電極層３０をパターニングして... | 对比文件确实在制造MTJ后沉积了硅氮化膜33（相当于顶盖层），但该沉积发生在图案化下部电极层30 **之前**（图16）。随后，在图17中，硅氮化膜33与下部电极层30被**同时**图案化。因此，硅氮化膜33是沉积在**未图案化**的第一电极层（下部电极层30）上，并在之后与之一同被图案化，从而形成覆盖图案化后下部电极EB1顶部和侧壁的结构（见图18）。然而，目标专利特征E要求“在**经图案化的第一电极层上**沉积顶盖层”，这意味着沉积步骤发生在第一电极层已被单独图案化之后。对比文件的工艺顺序与此不同。虽然最终结构可能相似（顶盖层围绕电极边缘），但达成该结构的工艺步骤顺序存在本质差异。因此，该特征未被公开。 |
| **技术特征F**：将第一电介质层沉积于所述磁性装置及所述第一电极层上<br>**《直接公开》** | [2] 次に、図１９に示すように、ＳｉＯ2からなる層間絶縁膜３５を全面に形成する。 | 对比文件图19明确公开了在图案化形成MTJ元件MD1（磁性装置）和下部电极EB1（第一电极层）之后，在整个表面（即覆盖MTJ元件和下部电极）上沉积由SiO2构成的层间绝缘膜35。该层间绝缘膜35相当于第一电介质层。因此，该特征被直接公开。 |
| **技术特征G**：在沉积所述第一电介质层之后沉积第二电极层<br>**《未公开》** | [2] （图15已形成上部电极ET1）続いて、図１５に示すように、...上部電極層３２をパターニングして...上部電極ＥＴ１を得る。<br>（图19沉积层间绝缘膜35后）次に、図２０に示すように、...ビアホール４０にＣｕ配線３７を埋め込むと共に層間絶縁膜３５上にＣｕ配線３７を形成することによりビット線を得る。 | 对比文件中，作为第二电极层的“上部电极层32”在沉积第一电介质层（层间绝缘膜35）之前就已经被沉积并图案化形成了上部电极ET1（见图15）。在第一电介质层（层间绝缘膜35）沉积之后（见图19-20），对比文件进行的是平坦化、形成通孔（ビアホール40）并沉积Cu配线37作为位线（bit line）的步骤，并未再次沉积一个“第二电极层”。目标专利权利要求中的“第二电极层”是在沉积第一电介质层**之后**才沉积的新层，然后被图案化以形成与磁性装置接触的顶部电极。这与对比文件在磁性装置制造时已同步形成顶部电极（上部电极ET1）的工艺完全不同。因此，该特征未被公开。 |
| **技术特征H**：及在沉积所述第二电极层之后图案化所述第二电极层。<br>**《未公开》** | [2] 続いて、図１５に示すように、図示しないパターニングされたレジストを用いてＭＴＪ用膜３１及び上部電極層３２をパターニングしてＭＴＪ素子ＭＤ１及び上部電極ＥＴ１を得る。 | 如上所述，对比文件中的“第二电极层”（即上部电极层32）的图案化发生在沉积第一电介质层（层间绝缘膜35）**之前**，且与MTJ用膜31的图案化同步进行（图15）。目标专利特征H要求的是在沉积第二电极层（特征G）之后再进行图案化，而对比文件并未公开在沉积第一电介质层之后还存在一个需要被图案化的“第二电极层”。因此，该特征未被公开。 |
| **技术特征I**：其中所述磁性装置包含磁性隧道结。<br>**《直接公开》** | [2] この発明は、ＭＴＪ(Magnetic Tunnel Junction)素子等のメモリ素子を有する半導体装置の製造方法に関する。 | 对比文件明确其发明涉及包含MTJ（磁性隧道结）元件的半导体装置的制造方法，全文均围绕MTJ元件（MD1）的制造进行描述。因此，该特征被直接公开。 |
| **技术特征J**：其进一步包含将所述磁性隧道结集成到磁性随机存取存储器中。<br>**《直接公开》** | [2] ＭＲＡＭとして利用されるメモリ素子としてＭＴＪ素子がある。<br>（标题及全文内容）半導体装置の製造方法（Manufacturing method of semiconductor device）， 具体描述了MRAM存储单元（メモリセル部）的制造流程。 | 对比文件明确说明MTJ元件是用于MRAM（磁性随机存取存储器）的存储元件，并且其描述的制造方法就是用于制造具有MTJ的MRAM半导体装置。因此，将磁性隧道结集成到磁性随机存取存储器中这一特征被直接公开。 |
| **技术特征K**：其进一步包含在沉积所述第二电极层之前平坦化所述第一电介质层。<br>**《未公开》** | [2] その後、図２０に示すように、層間絶縁膜３５に対しＣＭＰ処理を施すことにより、層間絶縁膜３５を平坦化する。 | 对比文件确实公开了对第一电介质层（层间绝缘膜35）进行平坦化（CMP处理），如图20所示。但是，这个平坦化步骤发生在**沉积并图案化第二电极层（上部电极ET1）之后很久**，其目的是为了准备形成上方的通孔和位线。目标专利特征K要求“在沉积所述第二电极层**之前**”平坦化第一电介质层，这是为了给后续沉积的第二电极层提供一个平坦的表面。对比文件的工艺顺序与此不符，因为其“第二电极”（上部电极ET1）在沉积第一电介质层之前就已存在。因此，该特征未被公开。 |
| **技术特征L**：其中沉积顶盖层包含：在制造所述磁性装置之后将第一顶盖层沉积于所述磁性装置上。<br>**《直接公开》** | [2] 次に、図１６に示すように、ＭＴＪ素子部（ＭＴＪ素子ＭＤ１及び上部電極ＥＴ１）を含む全面にシリコン窒化膜３３を形成する。 | 对比文件图16明确公开了在制造了MTJ元件MD1及上部电极ET1（即磁性装置）之后，在其整个表面（覆盖磁性装置）上沉积硅氮化膜33。该硅氮化膜33作为保护膜，相当于第一顶盖层。因此，该特征被直接公开。 |
| **技术特征M**：其中沉积顶盖层进一步包含：在沉积所述第一顶盖层之后蚀刻所述第一顶盖层以暴露所述磁性装置的表面<br>**《未公开》** | [2] さらに、図１７に示すように、レジストパターン３４をマスクとしてドライエッチング技術を用いてシリコン窒化膜３３及び下部電極層３０をパターニングして... | 对比文件中，在沉积第一顶盖层（硅氮化膜33）后，确实进行了蚀刻。但是，该蚀刻（图17）是**以光刻胶图案34为掩模，对硅氮化膜33和下部电极层30同时进行图案化**，目的是定义下部电极EB1的形状，并同步形成覆盖其上的硅氮化帽层33。该蚀刻并未以“暴露磁性装置的表面”为目的。实际上，在后续步骤中（见图20），为了形成通孔40，会再次蚀刻硅氮化膜33和层间绝缘膜35以暴露上部电极ET1的表面，但这已经是后续的、不同的工艺步骤，且并非针对“第一顶盖层”的特定蚀刻以暴露磁性装置表面。目标专利特征M描述的蚀刻步骤旨在为后续沉积电介质层或第二顶盖层做准备，而对比文件没有公开这样一个专门的、在沉积第一电介质层之前进行的、用于暴露磁性装置表面的第一顶盖层蚀刻步骤。因此，该特征未被公开。 |
| **技术特征N**：及在蚀刻所述第一顶盖层之后且在沉积所述第一电介质层之前，沉积第二顶盖层。<br>**《未公开》** | 无相关描述。 | 对比文件在整个工艺流程中只提及并沉积了一层作为保护/顶盖层的硅氮化膜33（第一顶盖层）。在图案化该层及下部电极层之后，直接沉积了层间绝缘膜35（第一电介质层）。没有提及在硅氮化膜33被图案化之后、层间绝缘膜35沉积之前，再沉积任何第二顶盖层。因此，该特征未被公开。 |
| **技术特征O**：其进一步包含：在图案化所述第二电极层之后沉积第二电介质层<br>**《隐含公开》** | [2] 最後に、全面に層間絶縁膜（図示せず）を形成することにより...ＭＲＡＭが完成する。 | 对比文件在图案化“第二电极层”（即上部电极层32，形成上部电极ET1）之后，确实沉积了额外的层间绝缘膜。例如，在形成上部电极ET1并完成后续图案化、沉积层间绝缘膜35、形成通孔和位线之后，最后还提到“全面に層間絶縁膜（図示せず）を形成する”（在全面形成层间绝缘膜）。这可以理解为在顶部导体（位线）形成之后沉积的另一层绝缘膜，可视为第二电介质层。虽然对比文件未明确使用“第二电介质层”这一术语，但本领域技术人员能够理解，在半导体制造中，在形成一层互连结构后，通常会沉积额外的绝缘层以进行隔离和钝化。因此，该特征被隐含公开。 |
| **技术特征P**：及平坦化所述第二电介质层。<br>**《未公开》** | 无相关描述。 | 对比文件在最后提及形成层间绝缘膜（可视为第二电介质层）后，并未描述对其进行平坦化的步骤。虽然平坦化是半导体工艺中的常见步骤，但在对比文件对该特定绝缘层的描述中，没有提供任何关于对其进行平坦化的教导或启示。因此，不能认为该特征被公开。 |
| **技术特征Q**：其进一步包含：在沉积所述第二电介质层之后图案化到所述第二电极层的电路径<br>**《直接公开》** | [2] 続いて、上部電極ＥＴ１の上方において、シリコン窒化膜３３及び層間絶縁膜３５を貫通するビアホール４０（第１の貫通孔）を選択的に形成する。<br>次に、ビアホール４０にＣｕ配線３７を埋め込むと共に層間絶縁膜３５上にＣｕ配線３７を形成することによりビット線を得る。 | 对比文件明确公开了在沉积层间绝缘膜35（相当于第一电介质层，但目标专利中可能将位线上方的绝缘层视为“第二电介质层”）之后，在上部电极ET1（相当于第二电极）的上方，选择性地形成贯穿硅氮化膜33和层间绝缘膜35的通孔40（ビアホール40）。该通孔40即是连接到第二电极（上部电极ET1）的电路径的一部分。同时，在层间绝缘膜35上形成Cu配线37（位线），该配线通过通孔40与上部电极ET1电性连接。这个过程就是“图案化到所述第二电极层的电路径”。因此，该特征被直接公开。 |
| **技术特征R**：及用导电材料填充所述电路径。<br>**《直接公开》** | [2] 次に、ビアホール４０にＣｕ配線３７を埋め込む... | 对比文件明确说明用Cu配线37（导电材料）填充通孔40。因此，该特征被直接公开。 |
| **技术特征S**：其中图案化所述电路径包含图案化沟槽。<br>**《隐含公开》** | [2] （实施形态2中提到）さらに、微細孔７４を含む領域上における層間絶縁膜３５の上層部を貫通して配線孔６４を選択的に形成する。<br>一方、図２３に示すように、周辺回路部において、微細孔７４及び配線孔６４にＣｕ配線３７（第２の配線）を埋め込んで形成する。 | 对比文件在实施形态2中描述周边电路部的形成时，提到了形成“配線孔64”（布线孔），并用Cu配线37填充。在半导体制造领域，“配線孔”通常指在绝缘层中蚀刻出的、用于填充金属以形成布线的沟槽（trench）。虽然目标专利中“沟槽”可能特指位线沟槽，但对比文件中形成“配線孔”并填充金属以形成布线（第2の配線）的技术手段，本质上就是图案化并填充沟槽以形成电路径。本领域技术人员可以合理推断，这种形成布线沟槽的技术是电路互连的常规手段。因此，该特征被隐含公开。 |
| **技术特征T**：其中图案化所述电路径进一步包含图案化通孔。<br>**《直接公开》** | [2] 続いて、上部電極ＥＴ１の上方において、シリコン窒化膜３３及び層間絶縁膜３５を貫通するビアホール４０（第１の貫通孔）を選択的に形成する。 | 对比文件明确使用了“ビアホール”（via hole，通孔）一词，并描述了在上部电极ET1上方选择性地形成通孔40。通孔是垂直连接不同金属层的电路径。因此，“图案化通孔”这一特征被直接公开。 |
| **技术特征U**：其进一步包含在填充所述电路径之后沉积顶部顶盖层。<br>**《未公开》** | 无相关描述。 | 对比文件描述了形成Cu配线37（填充电路径）的步骤，但在此步骤之后，仅提到“最后，在全面形成层间绝缘膜（未图示）”，并未提及在填充电路径之后专门沉积一个“顶部顶盖层”。目标专利中的“顶部顶盖层”可能指最终的钝化层或保护层，但对比文件未明确描述这一特定层或步骤。因此，该特征未被公开。 |
| **技术特征V**：其中同一掩模产生用于图案化所述第二电极层且图案化所述第一电极层的图案。<br>**《未公开》** | [2] さらに、図１７に示すように、レジストパターン３４をマスクとしてドライエッチング技術を用いてシリコン窒化膜３３及び下部電極層３０をパターニングして... | 对比文件图17公开了使用**同一掩模（レジストパターン34）** 来图案化硅氮化膜33和下部电极层30（第一电极层）。但是，**第二电极层（上部电极层32）的图案化发生在更早的图15步骤，使用的是不同的掩模（図示しないパターニングされたレジスト）**。因此，用于图案化第一电极层和第二电极层的掩模并不同一。目标专利特征V要求使用同一掩模来图案化这两者，这与对比文件的工艺不同。因此，该特征未被公开。 |
| **技术特征W**：其中沉积顶盖层包含：在制造所述磁性装置之后且在沉积所述第一电介质层之前清洁所述磁性装置<br>**《未公开》** | 无相关描述。 | 对比文件在制造MTJ元件（磁性装置）并沉积硅氮化膜33（顶盖层）的过程中，没有提及任何在沉积硅氮化膜33之前对MTJ元件表面进行清洁的步骤。虽然清洁步骤在半导体工艺中常见，但对比文件的说明书中并未记载这一具体步骤。因此，该特征未被公开。 |
| **技术特征X**：及在清洁所述磁性装置之后将第一顶盖层沉积于所述磁性装置上。<br>**《未公开》** | 无相关描述。 | 由于对比文件未公开清洁步骤（特征W），因此在清洁之后沉积第一顶盖层的步骤自然也未被公开。 |
| **技术特征Y**：其进一步包含将所述磁性装置集成于以下各者中的至少一者中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。<br>**《隐含公开》** | [2] （说明书未明确列举具体设备，但其背景和技术领域涉及半导体存储器制造） | 对比文件公开了制造包含MTJ（磁性装置）的半导体装置，并明确指出MTJ用于MRAM。MRAM作为一种非易失性存储器，其应用领域非常广泛，本领域技术人员公知它可以被集成到各种电子设备中，包括但不限于通信设备、计算机、消费电子产品等。虽然对比文件没有明确列出目标专利中提及的所有具体设备类型，但将MTJ集成到电子设备（如通信装置、计算机等）是MRAM技术的常规和预期用途。因此，该特征可以被认为是隐含公开的。 |
<<<B>>><<<D>>><<<F>>><<<I>>><<<J>>><<<L>>><<<Q>>><<<R>>><<<T>>><<<a>>><<<c>>><<<o>>><<<s>>><<<y>>>