**对比文件名称**：2009-08-13_US2009201186A_发明申请_US20090201186A1 CURRENT STEERING DAC AND VOLTAGE BOOSTER OF SAME
**目标专利名称**：具有内建负载衰减器的宽带数/模转换器CN102549929B
**本次调用模型名称**：特征比对与分析模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：其包括：数/模转换器DAC，其具有第一输出端和第二输出端，《直接公开》** | 参见图1A、图6、图7、图8及相关文字描述。例如，说明书[0003]段：“The DAC includes a current source Iin, two PMOS transistors P1 and P2, and two resistors R1 and R2, ... the drains of the transistors P1 and P2 are differential voltage output terminals V+ and V−;”（该DAC包括电流源Iin，两个PMOS晶体管P1和P2，以及两个电阻R1和R2，...晶体管P1和P2的漏极是差分电压输出端V+和V−;） | 对比文件明确公开了一种数/模转换器（DAC），其具有差分的架构，包含两个输出端（V+和V-）。这与目标专利权利要求中“DAC具有第一输出端和第二输出端”的技术特征完全相同。本领域技术人员能够毫无疑义地从对比文件得出该技术方案。 |
| **B：其中所述DAC包括双级联电流源和差动电流模式开关DCMS《隐含公开》** | 1. 说明书[0003]段：“The DAC includes a current source Iin, two PMOS transistors P1 and P2, and two resistors R1 and R2...” 以及图1A。<br>2. 说明书[0040]段：“...PMOS transistors P3, P4, P8, P9, P10 and P11 are interconnected to form a wide-swing cascade current mirror...” 以及图6、7、8中的级联电流镜结构。<br>3. 说明书[0003]段：“...the gates of the transistors P1 and P2 are coupled to control signal ends C1 and C2, respectively; ... The DAC as shown in FIG. 1A has a differential architecture...”（...晶体管P1和P2的栅极分别连接到控制信号端C1和C2；...图1A所示的DAC具有差分架构...） | **关于“差动电流模式开关DCMS”**：对比文件图1A、6、7、8中明确公开了由P1和P2构成的差分对开关。这两个晶体管（P1和P2）的源极共同连接到一个节点，其栅极分别接收互补的数字控制信号，漏极分别连接到差分输出端。这构成了一个差分电流开关，用于根据数字输入信号引导电流流向不同的输出支路。这本质上公开了“差动电流模式开关（DCMS）”这一技术特征。<br>**关于“双级联电流源”**：对比文件（如图6、7、8）明确公开了用于产生偏置电压的“wide-swing cascade current mirror”（宽摆幅级联电流镜），其中包含级联连接的PMOS晶体管（例如P3和P4）。虽然这个级联电流源在对比文件中是作为电压提升器（voltage booster）的偏置电路的一部分，用于产生开关控制信号的高/低电平，但其在电路中确实构成了一个级联（cascode）结构的电流源。尽管其具体作用（为电压提升器提供参考）与目标专利中为DAC核心提供工作电流的双级联电流源不完全相同，但从结构上看，对比文件确实公开了由两个PMOS晶体管级联构成的电流源。本领域技术人员可以从对比文件公开的内容中，推理出使用级联晶体管结构来构成一个电流源的技术方案。因此，该技术特征被**隐含公开**。 |
| **C：直流DC补偿级，其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端《未公开》** | 对比文件全文未提及“DC补偿级”或类似功能的电路模块。 | 对比文件描述的DAC电路（如图1A、5、6、7、8）中，输出端直接连接电阻负载（R1， R2），没有设置任何与目标专利中“DC补偿级”功能或结构相似的电路。目标专利中的DC补偿级用于向负载衰减器提供额外电流，以确保其在整个操作区域工作。对比文件既未公开该结构，也未公开其功能。因此，该技术特征未被公开。 |
| **D：负载衰减器，其经适配以起隔离级的作用且具有第一输入端和第二输入端《未公开》** | 对比文件全文未提及“负载衰减器（load attenuator）”或“隔离级”。 | 目标专利中的“负载衰减器”是一个核心组件，其作用是隔离DAC与后续电路（如外部负载），避免DAC性能受负载影响，并减小信号/代码相依行为。对比文件中的DAC输出直接连接电阻负载，没有任何具有类似隔离、衰减或阻抗变换功能的主动电路模块。因此，该技术特征未被公开。 |
| **E：其中所述DAC的所述第一输出端和第二输出端和所述DC补偿级的所述第一输出端和第二输出端被输入进所述负载衰减器相应的所述第一输入端和第二输入端《未公开》** | 对比文件未公开“DC补偿级”和“负载衰减器”。 | 由于对比文件未公开“DC补偿级”和“负载衰减器”这两个组件，自然也就不可能公开这些组件之间的连接关系。该技术特征依赖于特征C和D的存在，因此未被公开。 |
| **F：且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。《未公开》** | 对比文件未公开“DC补偿级”和“负载衰减器”。 | 该技术特征描述了DC补偿级的功能。由于对比文件未公开DC补偿级和负载衰减器，因此该功能也未被公开。 |
| **G：其中所述双级联电流源具有输出端且所述DCMS具有输入端，且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。《隐含公开》** | 1. 说明书[0035]段及图5：“...PMOS transistors P3 and P4 serving as a current source circuit... The current source circuit ... is coupled between a voltage source Vdd and a node ‘x’.”（...PMOS晶体管P3和P4用作电流源电路...该电流源电路...连接在电压源Vdd和节点‘x’之间。）<br>2. 图5、6、7、8中均显示，节点“x”连接到开关晶体管P1和P2的源极。 | 对比文件图5-8的电路中，级联电流源（由P3和P4构成，在图6-8中为复制电流镜的一部分）的输出端（即P4的漏极/节点“x”）连接到了差动开关（P1和P2）的输入端（即P1和P2的源极）。同时，该级联电流源的上端（P3的源极）连接到电源电压Vdd（即导轨电压）。这与目标专利特征G描述的连接关系（双级联电流源输出端连接到DCMS输入端并连接到导轨电压）在结构上一致。尽管对比文件中级联电流源的具体作用是为电压提升器提供参考，但其物理连接关系已被公开。本领域技术人员可以从中推理出这种连接方式。因此，该特征被**隐含公开**。 |
| **H：其中所述双级联电流源包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压《直接公开》** | 说明书[0040]段及图6：“...PMOS transistors P3, P4, P8, P9, P10 and P11 are interconnected to form a wide-swing cascade current mirror...”（...PMOS晶体管P3、P4、P8、P9、P10和P11互连形成宽摆幅级联电流镜...）在附图6中，PMOS晶体管P11的源极连接到Vdd，其栅极连接到偏置电压（由电流源Iin1和晶体管P10、P11的电路决定）。同样，晶体管P3的源极连接到Vdd，其栅极连接到特定偏压（与P10的栅极和漏极相连）。 | 对比文件明确公开了级联电流镜结构，其中包含PMOS晶体管（如P3或P11），其源极连接到电源电压Vdd（导轨电压），栅极连接到特定的偏置电压（例如，P3的栅极连接到P10的栅极和漏极，该节点电压即为一个偏置电压）。这直接公开了该技术特征。 |
| **I：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。《直接公开》** | 说明书[0040]段及图6：“...the gate of the PMOS transistor P4 is coupled to the gate of the PMOS transistor P9 and the drain of the PMOS transistor P8.”（...PMOS晶体管P4的栅极连接到PMOS晶体管P9的栅极和PMOS晶体管P8的漏极。）在附图6中，PMOS晶体管P4的源极连接到P3的漏极。 | 对比文件明确公开了级联结构中的第二个PMOS晶体管（如P4），其源极连接到第一个PMOS晶体管（P3）的漏极，并且其栅极连接到一个偏置电压（连接到P9的栅极和P8的漏极）。这直接公开了该技术特征。 |
| **J：其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻，其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻，且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。《未公开》** | 对比文件未提及“负载衰减器”，也未提供从负载衰减器看进去的DAC电阻的计算公式或相关推导。 | 该技术特征涉及一个非常具体的、与负载衰减器相关的DAC输出阻抗计算公式。由于对比文件根本不存在“负载衰减器”这一组件，因此不可能公开从负载衰减器视角观察DAC电阻的特性，更不可能公开该电阻等于特定晶体管跨导与漏源电阻乘积的精确数学关系。因此，该技术特征未被公开。 |
| **K：其中所述DCMS包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第一PMOS晶体管的栅极连接到第一数据输入端，且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端《隐含公开》** | 说明书[0003]段及图1A、5、6等：“...two PMOS transistors P1 and P2... the sources of the transistors P1 and P2 are coupled to the node ‘a’ (或 ‘x’); the gates of the transistors P1 and P2 are coupled to control signal ends C1 and C2, respectively; the drains of the transistors P1 and P2 are differential voltage output terminals V+ and V−;”（...两个PMOS晶体管P1和P2...晶体管P1和P2的源极连接到节点‘a’（或‘x’）；晶体管P1和P2的栅极分别连接到控制信号端C1和C2；晶体管P1和P2的漏极是差分电压输出端V+和V-；） | 对比文件明确公开了差动开关电路，包含两个PMOS晶体管（P1和P2）。以P1为例，其源极连接到电流源的输出节点（如节点‘x’），其栅极连接到控制信号端（C1， 用于输入数字信号），其漏极连接到DAC的一个输出端（V+）。这与目标专利特征K的描述完全一致。虽然对比文件未使用“DCMS”这一术语，但其公开的由P1和P2构成的差分开关电路，正是差动电流模式开关的典型实现方式。因此，该技术特征被**隐含公开**（考虑到术语表述差异，但实质结构相同）。 |
| **L：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第二PMOS晶体管的栅极连接到第二数据输入端，且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。《隐含公开》** | 同上，针对晶体管P2。说明书[0003]段及图1A等描述了P2的源极连接到节点‘a’，栅极连接到控制信号端C2，漏极连接到输出端V-。 | 与特征K同理，对比文件公开了差动开关中的第二个晶体管P2，其连接关系与特征L的描述完全对应。因此，该技术特征被**隐含公开**。 |
| **M：其中所述DC补偿级包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压，其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端，且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP《未公开》** | 对比文件全文未提及“DC补偿级”或类似结构。 | 目标专利的DC补偿级是连接在电源和DAC输出端之间的特定电路。对比文件中不存在这样的电路结构。在对比文件的DAC输出端（V+， V-）和电源Vdd之间，只有作为负载的电阻（R1， R2），没有连接任何源极接电源、漏极接输出端、栅极接固定偏压的PMOS晶体管。因此，该技术特征未被公开。 |
| **N：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述导轨电压，其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端，且其中所述第二PMOS晶体管的栅极连接到VBP。《未公开》** | 对比文件全文未提及“DC补偿级”或类似结构。 | 同特征M，对比文件不存在这样的电路结构。因此，该技术特征未被公开。 |
| **O：其中所述负载衰减器包括：第一放大器，其中所述第一放大器的正输入端接收第一参考信号《未公开》** | 对比文件全文未提及“负载衰减器”及其内部结构。 | 目标专利的负载衰减器包含运算放大器。对比文件中没有公开任何与负载衰减器功能或结构相似的电路，更没有公开包含运算放大器的结构。因此，该技术特征未被公开。 |
| **P：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端，其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端，且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端《未公开》** | 对比文件全文未提及“负载衰减器”及其内部结构。 | 该技术特征描述了负载衰减器中由放大器和PMOS晶体管构成的反馈回路的一部分。由于对比文件未公开负载衰减器，因此该具体结构也未被公开。 |
| **Q：第二放大器，其中所述第二放大器的正输入端接收第二参考信号《未公开》** | 对比文件全文未提及“负载衰减器”及其内部结构。 | 同特征O，该技术特征未被公开。 |
| **R：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端，其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端，且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。《未公开》** | 对比文件全文未提及“负载衰减器”及其内部结构。 | 同特征P，该技术特征未被公开。 |
| **S：其中所述第一放大器和第二放大器具有转移函数，其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导，且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。《未公开》** | 对比文件全文未提及“负载衰减器”及其阻抗特性。 | 该技术特征描述了负载衰减器输入阻抗的特定数学关系。由于对比文件未公开负载衰减器，因此该关系也未被公开。 |
| **T：其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。《未公开》** | 对比文件全文未提及“负载衰减器”，也未讨论DAC电阻与任何后续电路电阻的比率关系。对比文件中DAC的输出直接接电阻负载，其性能必然受该外部负载电阻的限制。 | 该技术特征是目标专利引入负载衰减器所带来的核心效果之一。对比文件没有采用负载衰减器结构，其DAC性能直接受外部负载电阻影响，因此不可能公开“比率不受外部负载电阻限制”这一特性。 |
| **U：其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动，从而减小所述DAC的信号/代码相依行为。《未公开》** | 对比文件全文未提及“负载衰减器”，也未提及利用任何电路来避免DAC输出端出现电压摆动以改善线性度的技术构思。 | 该技术特征描述了负载衰减器的功能效果。对比文件未公开具有此功能的电路，因此该特征未被公开。 |
| **V：其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。《未公开》** | 对比文件全文未提及“负载衰减器”及其输入节点阻抗特性。 | 该技术特征描述了负载衰减器的另一功能效果。对比文件未公开具有此功能的电路，因此该特征未被公开。 |
| **W：其进一步包括连接到所述负载衰减器的输出端的滤波器。《未公开》** | 对比文件全文未提及“负载衰减器”，因此也不可能公开连接到其输出端的滤波器。 | 该技术特征依赖于负载衰减器的存在。对比文件未公开负载衰减器，因此该特征未被公开。 |
| **X：其中所述DAC是低功率高分辨率宽带DAC。《隐含公开》** | 说明书[0002]段：“Particularly for a communication system including analog IC circuitry, the performance of the communication system highly depends on the quality of the DAC design. One type of DACs, e.g. current steering DACs, is adapted for high-speed and high-resolution digital-to-analog conversion in IC circuitry of a communication system.”（特别是对于包括模拟IC电路的通信系统，通信系统的性能高度依赖于DAC设计的质量。一种类型的DAC，例如电流导引DAC，适用于通信系统IC电路中的高速、高分辨率数模转换。） | 对比文件明确其发明的DAC适用于“高速（high-speed）”和“高分辨率（high-resolution）”的转换。在通信系统领域，“高速”通常意味着能够处理高频信号，即具有“宽带”特性。虽然“低功率”未明确强调，但高速度和高分辨率的设计通常伴随着对功耗的考量，且对比文件旨在通过电压提升器优化偏置以改善性能（可间接关联到效率）。因此，本领域技术人员从对比文件公开的“高速高分辨率DAC”可以合理推断出该DAC具备“宽带”特性。因此，该特征被**隐含公开**。 |
<<<A>>> <<<H>>> <<<I>>> <<<b>>> <<<g>>> <<<k>>> <<<l>>> <<<x>>>