非显而易见法律服务网

返回项目页面

对比文件列表

2009-05-05_US7528754B_发明授权_US07528754B1 Finite impulse response digital to analog converter_+++A_B_x+++.docx

2026-03-27 11:12

2009-08-13_US2009201186A_发明申请_US20090201186A1 CURRENT STEERING DAC AND VOLTAGE BOOSTER OF SAME_+++A_H_I_b_g_k_l_x+++.docx

2026-03-27 11:12

US2004080441A1_Description_20260321_0233_+++A_X_w+++.docx

**对比文件名称**：US2004080441A1_Description_20260321_0233

**目标专利名称**：具有内建负载衰减器的宽带数/模转换器CN102549929B

**本次调用的模型名称**：专利创造性评估模型

---

### 特征比对表格

技术特征描述及公开性判断结果	对比文件原文引用	公开性论述
A：其包括：数/模转换器DAC，其具有第一输出端和第二输出端。 <br>公开性判断：《直接公开》	说明书第[0016]段：“The DAC 103 includes differential output signals, namely iOUTA 106 and iOUTB 108...”	对比文件明确公开了DAC具有两个差动输出端，即iOUTA 106和iOUTB 108。这与目标专利权利要求中“DAC具有第一输出端和第二输出端”的技术特征相同。因此，该特征被对比文件直接公开。
B：其中所述DAC包括双级联电流源和差动电流模式开关DCMS。 <br>公开性判断：未公开	说明书第[0028]段：“Generally commercial DACs such as the Analog Devices model discussed above have an output architecture that includes a current mirror arrangement...”	对比文件描述的商业DAC（如AD9767）输出结构包含“电流镜(current mirror arrangement)”，并未提及或暗示“双级联电流源(cascode current source)”。此外，对比文件也未公开目标专利中由PMOS晶体管构成的、用于切换数据输入的“差动电流模式开关(DCMS)”。因此，该特征未被对比文件公开。
C：直流DC补偿级，其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端。 <br>公开性判断：未公开	无相关描述。	对比文件全文未提及“DC补偿级”或其任何等效结构。目标专利中的DC补偿级用于为负载衰减器提供额外电流。对比文件中的偏置电压VBIAS 407/607是通过电阻115直接施加到DAC输出端，是一个被动偏置网络，而非一个主动的、具有输出端并连接到DAC输出端的补偿级。因此，该特征未被对比文件公开。
D：负载衰减器，其经适配以起隔离级的作用且具有第一输入端和第二输入端。 <br>公开性判断：未公开	无相关描述。	对比文件未公开任何被描述为“负载衰减器”或明确起“隔离级”作用的电路模块。其负载电路（电阻115、电容117、119）是一个简单的无源电阻-电容网络，用于匹配和耦合，其目的是通过偏置电压VBIAS改变输出信号的直流工作点以扩展动态范围，而非提供主动隔离以屏蔽负载变化对DAC的影响。因此，该特征未被对比文件公开。
E：其中所述DAC的所述第一输出端和第二输出端和所述DC补偿级的所述第一输出端和第二输出端被输入进所述负载衰减器相应的所述第一输入端和第二输入端。 <br>公开性判断：未公开	无相关描述。	由于对比文件既未公开“DC补偿级”（特征C），也未公开“负载衰减器”（特征D），因此不可能公开DAC输出端和DC补偿级输出端连接到负载衰减器输入端这一具体的互连关系。因此，该特征未被对比文件公开。
F：且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。 <br>公开性判断：未公开	无相关描述。	对比文件未公开“DC补偿级”，更未提及该级提供额外电流以使能另一个电路模块的操作。因此，该特征未被对比文件公开。
G：其中所述双级联电流源具有输出端且所述DCMS具有输入端，且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。 <br>公开性判断：未公开	说明书第[0028]段：“...with a source terminal tied to a supply voltage... and with a drain terminal coupled for supplying the output current.”	对比文件仅泛泛提及DAC输出级中的电流源器件（如PMOS）的源极连接到电源电压（导轨电压）。但并未公开“双级联电流源”这一特定结构，也未公开其输出端连接到“DCMS”的输入端。因此，该特征未被对比文件公开。
H：其中所述双级联电流源包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压。 <br>公开性判断：未公开	说明书第[0028]段：“...an MOS or p-MOS device with a source terminal tied to a supply voltage...”	对比文件提到了DAC输出电流源可能包含一个PMOS晶体管，其源极连接到电源电压（导轨电压）。然而，这仅是一个单一的电流源晶体管，并未构成“双级联”结构，也未明确其栅极连接到一个独立的“第一偏压电压”（Bias1）。该描述更接近目标专利中DCMS的PMOS开关或负载衰减器的PMOS，而非构成双级联电流源的特定PMOS。因此，该特征未被对比文件公开。
I：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。 <br>公开性判断：未公开	无相关描述。	对比文件完全没有提及第二个PMOS晶体管与第一个PMOS晶体管以级联方式连接，即第二PMOS的源极连接到第一PMOS的漏极，且栅极连接到另一个偏压（第二偏压电压）。这是构成“双级联电流源”的核心连接关系，对比文件未公开。因此，该特征未被对比文件公开。
J：其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻，其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻，且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。 <br>公开性判断：未公开	无相关描述。	该特征描述了从负载衰减器看进去的DAC输出电阻的具体计算方式，其基础是双级联电流源中两个PMOS晶体管的跨导和漏源电阻。对比文件既未公开“负载衰减器”，也未公开“双级联电流源”及其内部PMOS的具体参数关系。因此，该特征未被对比文件公开。
K：其中所述DCMS包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第一PMOS晶体管的栅极连接到第一数据输入端，且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端。 <br>公开性判断：未公开	无相关描述。	对比文件未公开任何由PMOS晶体管构成的、栅极连接数据输入、源极和漏极分别连接电流源和输出端的“差动电流模式开关(DCMS)”结构。DAC 103（如AD9767）的内部开关结构并未被披露。因此，该特征未被对比文件公开。
L：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第二PMOS晶体管的栅极连接到第二数据输入端，且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。 <br>公开性判断：未公开	无相关描述。	同特征K，对比文件未公开构成差动对的第二个PMOS开关晶体管及其具体连接关系。因此，该特征未被对比文件公开。
M：其中所述DC补偿级包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压，其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端，且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP。 <br>公开性判断：未公开	无相关描述。	对比文件未公开任何被描述为“DC补偿级”的电路，也没有公开该级中包含源极接电源、漏极接DAC输出端、栅极接特定偏压VBP的PMOS晶体管。因此，该特征未被对比文件公开。
N：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述导轨电压，其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端，且其中所述第二PMOS晶体管的栅极连接到VBP。 <br>公开性判断：未公开	无相关描述。	同特征M，对比文件未公开DC补偿级的第二个PMOS晶体管。因此，该特征未被对比文件公开。
O：其中所述负载衰减器包括：第一放大器，其中所述第一放大器的正输入端接收第一参考信号。 <br>公开性判断：未公开	无相关描述。	对比文件未公开任何作为“负载衰减器”组成部分的放大器，也没有公开放大器的正输入端接收参考信号。因此，该特征未被对比文件公开。
P：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端，其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端，且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端。 <br>公开性判断：未公开	无相关描述。	对比文件未公开负载衰减器，因此也不可能公开其内部包含的、以负反馈形式连接（源极接放大器的负输入端和衰减器输入，栅极接放大器输出）的PMOS晶体管结构。因此，该特征未被对比文件公开。
Q：第二放大器，其中所述第二放大器的正输入端接收第二参考信号。 <br>公开性判断：未公开	无相关描述。	同特征O，对比文件未公开负载衰减器中的第二个放大器。因此，该特征未被对比文件公开。
R：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端，其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端，且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。 <br>公开性判断：未公开	无相关描述。	同特征P，对比文件未公开负载衰减器中构成另一路信号的第二个PMOS晶体管及其连接关系。因此，该特征未被对比文件公开。
S：其中所述第一放大器和第二放大器具有转移函数，其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导，且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。 <br>公开性判断：未公开	无相关描述。	该特征描述了负载衰减器输入阻抗的数学模型，其基础是放大器的转移函数和PMOS晶体管的跨导。由于对比文件未公开由放大器和PMOS晶体管构成的负载衰减器，因此不可能公开其阻抗特性模型。因此，该特征未被对比文件公开。
T：其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。 <br>公开性判断：未公开	无相关描述。	该特征描述了由于负载衰减器的存在，DAC与负载衰减器之间的阻抗比不受外部负载限制的特性。对比文件没有负载衰减器，其DAC输出直接通过电阻/电容网络连接到外部负载（如滤波器），DAC看到的阻抗直接受外部负载电阻限制。因此，该特征未被对比文件公开。
U：其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动，从而减小所述DAC的信号/代码相依行为。 <br>公开性判断：未公开	说明书第[0028]段：“By using the proper bias voltage 407 the available voltage range at the output can be increased before this non-linearity... is encountered.”	对比文件通过施加偏置电压VBIAS来移动DAC输出端的直流工作点，从而在遇到非线性之前增加可用的电压摆幅范围。其目的是扩展线性输出范围，而非“避免从DAC中发现输出摆动”。目标专利中负载衰减器的作用是通过主动反馈将DAC输出节点电压钳位在参考电压，从根本上避免DAC内部节点（如开关节点）出现电压摆动，从而降低信号/代码依赖性。两者技术手段和作用均不同。因此，该特征未被对比文件公开。
V：其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。 <br>公开性判断：未公开	无相关描述。	对比文件未公开“负载衰减器”，因此也未提及负载衰减器输入节点具有低阻抗以及该低阻抗能实现“短时脉冲波形干扰能量的快速释放”这一技术效果。因此，该特征未被对比文件公开。
W：其进一步包括连接到所述负载衰减器的输出端的滤波器。 <br>公开性判断：《直接公开》	说明书第[0021]段：“The digital to analog converters 309 are each coupled to respective low pass filters 315...”	对比文件明确公开了DAC输出端连接有低通滤波器（315）。虽然目标专利的滤波器是连接到“负载衰减器的输出端”，而对比文件的滤波器是直接连接到DAC输出端，但“滤波器连接到转换器输出端”这一基本连接关系是相同的。从广义上讲，对比文件公开了“DAC电路包括一个连接到其输出端的滤波器”。考虑到隐含公开判断标准非常宽松，以避免遗漏，本领域技术人员从对比文件公开的“DAC输出端连接滤波器”可以合理推断出，在具有负载衰减器的电路中，滤波器也可以连接到负载衰减器的输出端，这是常规的后续信号处理步骤。因此，该特征可以被认为被对比文件隐含公开。
X：其中所述DAC是低功率高分辨率宽带DAC。 <br>公开性判断：《直接公开》	说明书第[0012]段：“This digital to analog converter having improved dynamic range and linearity while equally suitable for any application whether narrow or wideband, is particularly appropriate for applications that require a large percentage bandwidth...”	对比文件明确指出其DAC适用于需要大百分比带宽（宽带）的应用，并且通过偏置技术改善了动态范围和线性度（这通常与高分辨率相关）。同时，改善线性度以在给定失真水平下获得更大输出摆幅，本身可以视为一种提高功率效率（即实现“低功率”下更好性能）的途径。因此，对比文件实质上公开了其DAC旨在用于宽带、高线性度（可关联至高分辨率）的应用。本领域技术人员可以毫无疑义地得出该DAC具有“宽带”特性，并且其改进目的包含了在给定功耗下获得更好性能（即“低功率高分辨率”的追求）。因此，该特征被对比文件直接公开。