返回项目页面
对比文件列表
1988-09-29_None_发明专利_JPS63233460A Method and circuit device for loading initial program loader to secondary computer_+++D_E_J_a_b_g_k+++.docx
2026-03-27 11:54
1994-07-15_None_发明专利_JPH06195310A Control data rewriting method to multi-cpu_+++E_m+++.docx
2026-03-27 11:54
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E+++.docx
2026-03-27 11:54
1997-09-19_None_发明专利_JPH09244902A Download circuit_+++E_J_d_g_k_m+++.docx
2026-03-27 11:54
1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++D_E_G_H_I_M_a+++.docx
2026-03-27 11:54
2000-01-21_JP2000020492A_发明专利_JP2000020492A Method for downloading program to sub cpu and nc device therefor_+++D_E_g+++.docx
2026-03-27 11:54
2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++A_D_E_G_H_I+++.docx
2026-03-27 11:54
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++D_E_J_h+++.docx
2026-03-27 11:54
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++E_J_d_k+++.docx
2026-03-27 11:54
2004-09-09_JP2004252990A_发明专利_JP2004252990A Computer processor and processing device_+++E_G_M_a_b_c_d_e_f_h_i_l+++.docx
2026-03-27 11:54
2005-05-12_JP2005122759A_发明专利_JP2005122759A Data processing system_+++D_E_J_K_M_a_b_g_h+++.docx
2026-03-27 11:54
2006-07-27_US2006168435A_发明申请_US20060168435A1 Operating-system-friendly bootloader_+++D_E_H_M+++.docx
2026-03-27 11:54
2007-06-06_EP1793359A_发明公开_EP1793359A4 CONTENT PURCHASE PROCESSING TERMINAL ,METHOD THEREOF, AND PROGRAM_+++E_J_K_M+++.docx
2026-03-27 11:54
2007-06-21_JP2007157150A_发明专利_JP2007157150A Memory system and memory processing method including the same_+++D_E_M+++.docx
2026-03-27 11:54
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++D_E_G_a_k_l+++.docx
2026-03-27 11:54
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++D_E_J_M_a_g_i_k+++.docx
2026-03-27 11:54
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++D_E_M_a_b_c_f_g_h_i_k_l+++.docx
2026-03-27 11:54
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++D_E_H_J_i+++.docx
2026-03-27 11:54
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i+++.docx
2026-03-27 11:54
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++D_E_J_M_f_k+++.docx
2026-03-27 11:54
2009-03-11_EP2034416A_发明公开_EP2034416A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++D_E_G_M_f_j_l+++.docx
2026-03-27 11:54
2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++D_E_M+++.docx
2026-03-27 11:54
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++D_E_M+++.docx
2026-03-27 11:54
2010-01-27_CN101636715A_发明公开_CN101636715A 用于多处理器系统的指令通信技术_+++E_k_m+++.docx
2026-03-27 11:54
WO2008001671A1_Description_20260321_0237_+++D_E_J_M_k+++.docx
2026-03-27 11:54
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++D_E_G_a_k_l+++.docx

对比文件名称:2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system

目标专利名称:在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN102812453B

模型名称:专利创造性评估模型

特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用(翻译为中文)公开性论述
**技术特征A**:次要处理器,其包括:系统存储器,用于接收可执行软件图像的图像标头和至少一个数据片段的硬件缓冲器,所述图像标头和每个数据片段是分别接收的。《隐含公开》[2] “RAM(Random Access Memory)等で構成されるローカルメモリ4には、ホストプロセッサ1とサブプロセッサ2の間で受け渡されるデータが一時的に格納される。” (构成自RAM等的本地存储器4临时存储主机处理器1和子处理器2之间传递的数据。)1. **系统存储器公开性**:对比文件明确公开了子处理器(相当于次要处理器)具有本地存储器4,该存储器用于临时存储程序代码和数据,其功能与目标专利中次要处理器的“系统存储器”相同,都是用于存储待执行的软件图像。因此,“系统存储器”被直接公开。<br>2. **硬件缓冲器及分别接收的隐含公开**:对比文件未明确提及“硬件缓冲器”这一具体部件。然而,根据对比文件的描述,程序代码(即可执行软件图像)从程序存储手段3传输到本地存储器4的过程,必然需要一个数据接收的途径或接口。本领域技术人员可以理解,数据在通过总线传输并写入存储器前,通常会经过某种形式的接收缓冲(可以是总线接口控制器内的硬件缓冲单元)。虽然对比文件未将其描述为“硬件缓冲器”,但这种接收机制是数据传输的必然要求,因此“用于接收可执行软件图像...的硬件缓冲器”被隐含公开。<br>3. **图像标头与数据片段分别接收的公开性**:目标专利的“图像标头”是一个包含加载信息的特定数据结构。对比文件描述的程序代码是以“所定の処理単位”(预定处理单位)或“ブロック”(块)的形式加载的(见[2] “プログラムコードは、所定の処理単位毎に区切られたプログラム全体の一部(ブロック)であり”),并为每个块分配了程序ID。虽然对比文件没有明确区分一个独立的“图像标头”和后续的“数据片段”,但其加载过程是:先由主机处理器将包含引导代码、处理程序等的一个块(其中可能包含了后续块的程序ID信息,类似于加载信息)写入本地存储器,然后子处理器执行;当需要新块时,子处理器将新块的ID写入寄存器并请求,主机处理器再将对应块写入本地存储器固定地址。这个过程在逻辑上等同于“分别接收”了加载信息(程序ID,其作用类似简化标头)和数据块(程序代码)。因此,本领域技术人员能够合理推断出存在分别接收加载信息(功能类似标头)和数据片段的过程。该特征被隐含公开。
**技术特征B**:以及分散加载程序控制器,其配置以:加载所述图像标头。《未公开》无相应内容。对比文件完全没有提及“分散加载程序控制器”(scatter loader controller)这一部件。在对比文件中,将程序代码从程序存储手段3加载到本地存储器4的工作,是由主机处理器1(第一实施例)或程序传输手段7(DMA,第二实施例)完成的。子处理器2本身不具备一个专门用于解析图像标头并控制分散加载的硬件控制器。因此,该技术特征未被对比文件公开。
**技术特征C**:,至少部分地基于所加载的图像标头来将所接收的每个数据片段直接地从所述硬件缓冲器分散加载到所述系统存储器。《未公开》[2] “ホストプロセッサ1は、...プログラムIDに対応するプログラムコードをプログラム格納手段3から読み出して、ローカルメモリ4のアドレスA番地に書き込む”(主机处理器1将...与程序ID对应的程序代码从程序存储手段3读出,写入本地存储器4的地址A。)1. **“基于图像标头”**:对比文件没有“图像标头”的概念。它使用“程序ID”来标识下一个需要加载的代码块,但程序ID本身不包含该代码块应被加载到系统存储器中哪个具体地址的信息。地址是预定的固定地址“アドレスA番地”。<br>2. **“分散加载”**:目标专利的“分散加载”核心在于将不同数据片段加载到系统存储器中非连续的不同地址。对比文件明确所有程序代码块都被写入本地存储器4的同一个固定起始地址“アドレスA番地”(见图4及描述),是集中加载而非分散加载。<br>3. **“直接从硬件缓冲器”**:对比文件未描述从硬件缓冲器直接加载的过程。数据从程序存储手段3到本地存储器4的路径,是由主机处理器或DMA控制器管理,未提及经过子处理器的硬件缓冲器再直接写入系统存储器的机制。<br>综上,对比文件公开的是一种基于固定地址的块加载机制,完全不同于目标专利中基于标头信息进行地址解析的分散加载。该技术特征未被公开。
**技术特征D**:主要处理器,其与存储器耦合,所述存储器存储用于所述次要处理器的所述可执行软件图像。《直接公开》[2] “ROM(Read Only Memory)等で構成されるプログラム格納手段3には、ホストプロセッサ1によって実行されるプログラムコードと、サブプロセッサ2によって実行されるプログラムコードが格納される。” (构成自ROM等的程序存储手段3存储有由主机处理器1执行的程序代码和由子处理器2执行的程序代码。)对比文件中的“ホストプロセッサ1”(主机处理器1)相当于目标专利的“主要处理器”,“プログラム格納手段3”(程序存储手段3,如ROM)相当于“存储器”,并且其中明确存储了用于子处理器2(相当于次要处理器)执行的程序代码(即可执行软件图像)。作用完全相同,都是为主要处理器提供存储,并存放次要处理器所需的软件。因此,该技术特征被对比文件直接公开。
**技术特征E**:接口,其以通信方式耦合所述主要处理器和所述次要处理器,所述可执行软件图像由所述次要处理器经由所述接口接收。《直接公开》[2] 整个系统框图(图1、6)及描述表明主机处理器1和子处理器2通过总线等方式连接,数据(程序代码)在两者间传递。虽然没有命名为“接口”,但总线、访问选择手段5等共同构成了通信耦合的路径。对比文件描述的多处理器系统中,主机处理器1和子处理器2之间必然存在通信连接(例如通过总线、访问选择手段5等),否则无法实现程序代码的传递和寄存器访问。程序代码从程序存储手段3被子处理器2接收,必然要经由这个通信路径。本领域技术人员能够毫无疑义地确定该系统包含以通信方式耦合两个处理器的接口(或等效结构)。因此,该技术特征被直接公开。
**技术特征F**:其中所述分散加载程序控制器经配置以将所述可执行软件图像从所述硬件缓冲器直接加载到所述次要处理器的所述系统存储器,而不在所述次要处理器上的系统存储器位置之间拷贝数据。《未公开》无相应内容。该特征限定了通过分散加载程序控制器实现直接加载,并避免在系统存储器内部进行数据拷贝。对比文件既未公开“分散加载程序控制器”,其加载过程(写入固定地址A)也不涉及“分散”。虽然对比文件的加载过程可能避免了某些中间拷贝(例如DMA直接传输),但这是由于加载模式(固定地址)决定的,而非由目标专利所限定的特定硬件控制器实现的“直接分散加载”。该特征未被公开。
**技术特征G**:其中所述可执行软件图像的原始图像数据由所述次要处理器经由所述接口接收。《直接公开》[2] “プログラム転送手段7は、...プログラムコードをプログラム格納手段3から読み出し、ローカルメモリ4へ転送する。”(程序传输手段7从程序存储手段3读出程序代码,传送到本地存储器4。)以及子处理器从本地存储器读取代码执行。对比文件中,用于子处理器2的程序代码以“原始”数据块的形式从程序存储手段3被读出,并通过系统总线(接口)传输,最终存放到子处理器可访问的本地存储器4中。这个过程就是“原始图像数据由次要处理器经由接口接收”。虽然数据先到存储器,但这是接收的必然结果。其作用与目标专利相同,都是将可执行代码数据从主要处理器侧传输到次要处理器侧。因此,该技术特征被直接公开。
**技术特征H**:其中所述次要处理器经配置以处理所述图像标头以确定所述系统存储器内的至少一个位置以存储所述至少一个数据片段。《未公开》[2] “サブプロセッサ2は、引き続き実行するプログラムコードに付与されたプログラムIDをレジスタ6内のレジスタ62に書き込み”(子处理器2将接下来要执行的程序代码所赋予的程序ID写入寄存器6内的寄存器62。)对比文件中的子处理器2并不处理一个包含地址信息的“图像标头”。它只负责将下一个所需代码块的“程序ID”写入共享寄存器,以向主机处理器发出请求。决定将代码存储到系统存储器(本地存储器4)中哪个位置(固定地址A)的是主机处理器或DMA控制器,而不是子处理器基于标头信息确定的。因此,该技术特征未被公开。
**技术特征I**:其中所述次要处理器经配置以在接收所述至少一个数据片段之前基于所述所接收到的图像标头来确定所述系统存储器内的所述至少一个位置以存储所述至少一个数据片段。《未公开》无相应内容。该特征强调在接收数据片段“之前”就基于图像标头确定位置。对比文件中,子处理器在请求新代码块时,仅提供程序ID,并不知晓也不决定该代码块将被存放在何处(地址是主机侧决定的固定地址A)。不存在“接收图像标头-解析-确定地址”的步骤。因此,该技术特征未被公开。
**技术特征J**:其中所述次要处理器进一步包括存储引导加载程序的非易失性存储器,所述引导加载程序起始用于所述次要处理器的所述可执行软件图像的传送。《未公开》[2] “ローカルメモリ4のアドレスA番地から始まる「プログラムコード」の領域に書き込まれるプログラムコードは、...ブートコード...が含まれる。” (从本地存储器4的地址A开始的“程序代码”区域写入的程序代码包含...引导代码...。) 以及子处理器从本地存储器读取引导代码执行。对比文件中的“引导代码”(ブートコード)是存储在本地存储器4(易失性RAM)中的,并且是由主机处理器在初始化时写入的。子处理器2本身并没有一个“存储引导加载程序的非易失性存储器”来起始传送。传送的起始是由主机处理器主导或响应子处理器的ID请求。因此,该技术特征未被公开。
**技术特征K**:其中所述主要和次要处理器位于不同芯片上。《隐含公开》对比文件未明确说明处理器是否位于不同芯片。对比文件描述的是一个“多处理器系统”,包含主机处理器和子处理器。本领域技术人员知晓,在多处理器系统架构中,处理器可以集成在同一芯片(如多核),也可以分布在不同的芯片上。说明书文字和附图未限定其必须同芯片。为了实现对比文件所描述的独立复位、睡眠、通过寄存器和总线交互等功能,将处理器布置在不同芯片上是本领域一种常见且合理的设计选择。因此,本领域技术人员能够从对比文件公开的“多处理器系统”合理推断出其可能位于不同芯片上。该特征被隐含公开。
**技术特征L**:其中所述可执行软件图像的所述部分被加载到所述次要处理器的所述系统存储器中,而不将整个可执行软件图像存储在所述硬件缓冲器中。《隐含公开》[2] “プログラムコードは、所定の処理単位毎に区切られたプログラム全体の一部(ブロック)であり” (程序代码是被分割成预定处理单位的整个程序的一部分(块)。) 以及程序代码以块为单位加载到本地存储器4。对比文件的核心思想之一就是:由于本地存储器4容量有限,整个程序被分成多个块,每次只将一个块加载到本地存储器(系统存储器)中执行。这明确意味着“可执行软件图像的部分(一个块)被加载到系统存储器中”。虽然对比文件未提及“硬件缓冲器”,但“不将整个可执行软件图像存储在硬件缓冲器中”是这种分块加载模式的必然结果。因为如果有一个能存储整个图像的硬件缓冲器,就无需采用分块加载策略来适应较小的系统存储器。本领域技术人员能够从对比文件公开的“分块加载”机制中,合理推断出该系统不会(也不需要)将整个图像存储在某个缓冲器中。因此,该技术特征被隐含公开。
**技术特征M**:其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。《未公开》无相应内容。对比文件全文仅描述了一个通用的多处理器系统架构及其操作方法,并未提及该系统具体被集成到任何终端设备或产品中。该技术特征是关于专利主题的具体应用领域或产品形态,对比文件未提供任何相关信息。因此,该技术特征未被公开。

<<<D>>><<<E>>><<<G>>><<<a>>><<<k>>><<<l>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE