**对比文件名称**：2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof
**目标专利名称**：在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器 CN102812453B
**模型名称**：本次调用未指定模型名称。
**特征比对表格**
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A：次要处理器，其包括：系统存储器，用于接收可执行软件图像的图像标头和至少一个数据片段的硬件缓冲器，所述图像标头和每个数据片段是分别接收的，《未公开》** | 说明书第[0026]段：“The second processor (Processor 2) further stores the data fetched from the processor bridge 220 into RAM 1 before executing the data directly from RAM 1.” 图2中示出Processor 2耦合到RAM 1。 说明书第[0025]段：“the second processor (Processor 2) then fetches the data from the processor bridge 220”。 说明书第[0026]段：“the program code transfer operation can be performed by the second processor (Processor 2) upon startup to store all the data from the second program code 304 into RAM 1”。 | **未公开**。对比文件明确公开了第二处理器（Processor 2）具有系统存储器（RAM 1）。对比文件也公开了第二处理器从处理器桥（processor bridge）获取（fetch）数据，处理器桥起到了临时存储数据的作用，可以被视为一种“硬件缓冲器”。但是，对比文件描述的是获取“the data”或“all the data from the second program code 304”，即获取整个程序代码的数据。对比文件没有提及“可执行软件图像”包含“图像标头”和“数据片段”的结构，更没有描述“图像标头”和“每个数据片段是分别接收的”。目标专利中，图像标头先被接收和处理，用于确定后续数据片段的加载位置，这是实现“直接分散加载”的关键前提。对比文件的获取过程是针对整个程序代码块进行的，没有这种先标头后片段的分阶段接收机制。因此，特征A未被对比文件公开。 |
| **B：以及分散加载程序控制器，其配置以：加载所述图像标头，《未公开》** | 无对应描述。 | **未公开**。对比文件完全没有提及“分散加载程序控制器”（scatter loader controller）这一硬件模块。其描述的数据传递过程是：第二处理器发送访问请求，第一处理器从闪存获取数据并放入处理器桥，第二处理器再从处理器桥获取数据并存储到自己的RAM中。这个过程是由第二处理器的软件（或固件）控制完成的，没有提及专门的硬件控制器来负责加载“图像标头”。目标专利中的“分散加载程序控制器”是一个关键的硬件组件，用于实现从硬件缓冲器到系统存储器的直接加载，从而绕过CPU干预。因此，特征B未被对比文件公开。 |
| **C：，至少部分地基于所加载的图像标头来将所接收的每个数据片段直接地从所述硬件缓冲器分散加载到所述系统存储器，《未公开》** | 说明书第[0026]段：“store all the data from the second program code 304 into RAM 1”。 | **未公开**。首先，如特征A所述，对比文件没有“图像标头”的概念，因此不存在“基于所加载的图像标头”这一动作。其次，对比文件描述的是将“所有数据”存储到RAM 1中，这里使用的是“store”，并且是从处理器桥“fetch”数据后再“store”。虽然这个过程最终数据进入了系统存储器（RAM），但并未描述为“直接地从硬件缓冲器分散加载”。更重要的是，“分散加载”（scatter loading）意味着将程序的不同部分（片段）加载到系统存储器中非连续的不同地址。对比文件仅描述了将获取的数据（整个程序代码）存储到RAM中，并未说明该数据在RAM中的存放位置是否是分散的、非连续的，也未提及根据某种标头信息来确定多个不同的目标地址。因此，特征C的核心技术手段“基于图像标头进行分散加载”未被对比文件公开。 |
| **D：主要处理器，其与存储器耦合，所述存储器存储用于所述次要处理器的所述可执行软件图像，《直接公开》** | 说明书第[0024]段：“a non-volatile memory coupled to the first processor, the non-volatile memory for storing a plurality of program codes or data with at least a first program code or data for the first processor and a second program code or data for the second processor”。 图2示出Flash memory 240耦合到Processor 1。 | **直接公开**。对比文件明确公开了第一处理器（Processor 1，相当于主要处理器）与一个非易失性存储器（Flash memory 240）耦合。并且该存储器存储了用于第二处理器（Processor 2，相当于次要处理器）的程序代码（second program code 304）。这里的“program code”即相当于目标专利中的“可执行软件图像”。作用相同，都是存储在主要处理器侧的存储器中，供次要处理器加载执行。因此，特征D被对比文件直接公开。 |
| **E：接口，其以通信方式耦合所述主要处理器和所述次要处理器，所述可执行软件图像由所述次要处理器经由所述接口接收。《直接公开》** | 说明书第[0024]段：“a processor bridge coupled between the first processor and the second processor”。 说明书第[0025]段：“The second processor (Processor 2) sends each access request to the processor bridge 220... The first processor (Processor 1) then retrieves the access request from the processor bridge 220... The data is then delivered to the processor bridge 220... the second processor (Processor 2) then fetches the data from the processor bridge 220”。 | **直接公开**。对比文件明确公开了“处理器桥”（processor bridge 220）连接在第一处理器和第二处理器之间，作为它们之间的通信接口。并且，用于第二处理器的程序代码（数据）正是通过这个接口（处理器桥）从第一处理器传递到第二处理器的（第二处理器从处理器桥获取数据）。作用完全相同，都是作为主要处理器和次要处理器之间传输可执行软件图像的通信通道。因此，特征E被对比文件直接公开。 |
| **F：其中所述分散加载程序控制器经配置以将所述可执行软件图像从所述硬件缓冲器直接加载到所述次要处理器的所述系统存储器，而不在所述次要处理器上的系统存储器位置之间拷贝数据。《隐含公开》** | 说明书第[0026]段：“the second processor (Processor 2) further stores the data fetched from the processor bridge 220 into RAM 1”。 说明书第[0026]段：“the program code transfer operation can be performed by the second processor (Processor 2) upon startup to store all the data from the second program code 304 into RAM 1”。 | **隐含公开**。对比文件描述了第二处理器将从处理器桥获取的数据“存储”（store）到其RAM中。虽然未明确使用“直接加载”和“不在系统存储器位置之间拷贝数据”的表述，但本领域技术人员可以合理推断，当数据从处理器桥（可视为一个硬件缓冲器）被第二处理器获取并存储到其系统存储器（RAM 1）时，这是一个从接口缓冲到最终目的存储位置的数据转移过程。在对比文件描述的上下文中，没有提及在RAM内部进行额外的数据拷贝步骤（例如，先拷贝到一个临时缓冲区，再拷贝到最终执行位置）。因此，可以合理地推断，对比文件公开的技术方案实现了将数据从硬件接口（处理器桥）直接存入系统存储器（RAM 1）的目的，从而避免了在系统存储器内部进行额外的拷贝操作。这与特征F所描述的技术效果“不在次要处理器上的系统存储器位置之间拷贝数据”是相符的。因此，特征F被对比文件隐含公开。 |
| **G：其中所述可执行软件图像的原始图像数据由所述次要处理器经由所述接口接收。《未公开》** | 说明书第[0025]段提及发送“access request”和获取“data”。未描述数据的具体格式。 | **未公开**。目标专利强调“原始图像数据”，其背景技术部分指出传统方式使用带有包标头的包来传送数据，而本发明避免使用包标头，直接传送原始数据。对比文件仅泛泛提及传递“data”或“program code”，完全没有涉及数据传输的格式，没有提及是否使用包标头、是否传送原始图像数据。因此，无法认定对比文件公开了“原始图像数据”这一特征。 |
| **H：其中所述次要处理器经配置以处理所述图像标头以确定所述系统存储器内的至少一个位置以存储所述至少一个数据片段。《未公开》** | 无对应描述。 | **未公开**。如上所述，对比文件不存在“图像标头”的概念。第二处理器获取的是整个程序代码数据块，其存储位置（RAM 1）是预设的或由软件指定的，并非通过处理一个描述片段布局的图像标头来动态确定。因此，特征H未被公开。 |
| **I：其中所述次要处理器经配置以在接收所述至少一个数据片段之前基于所述所接收到的图像标头来确定所述系统存储器内的所述至少一个位置以存储所述至少一个数据片段。《未公开》** | 无对应描述。 | **未公开**。理由同特征H。对比文件没有描述先接收并处理图像标头，再基于标头信息确定数据片段存储位置的过程。因此，特征I未被公开。 |
| **J：其中所述次要处理器进一步包括存储引导加载程序的非易失性存储器，所述引导加载程序起始用于所述次要处理器的所述可执行软件图像的传送。《直接公开》** | 说明书第[0024]段：“Upon startup, the first processor (Processor 1) retrieves the first program code 302 directly from the flash memory 240 and executes the program code 302.” 说明书第[0025]段：“After the first processor (Processor 1) has executed the first program code 302, the second processor (Processor 2) can perform a program code transfer operation to thereby transfer the second program code 304 from the flash memory 240 for execution by the second processor (Processor 2).” | **直接公开**。虽然对比文件没有明确写出“引导加载程序”这个名词，但本领域技术人员能够毫无疑义地理解，处理器上电后自动执行以启动系统、加载自身或他人代码的软件，就是引导加载程序。对比文件说明书记载了第二处理器执行“program code transfer operation”以从闪存获取其程序代码，这必然意味着第二处理器中运行有起始该传送操作的初始化代码或引导代码。结合上下文“upon startup”和处理器需要加载代码才能运行的基本原理，可以确定第二处理器包含用于起始其可执行软件图像（第二程序代码）传送的引导加载程序。该引导加载程序通常存储在ROM等非易失性存储器中。因此，特征J被对比文件直接公开。 |
| **K：其中所述主要和次要处理器位于不同芯片上。《隐含公开》** | 说明书第[0005]段：“This not only includes local area and macroscopic networks, but also IC's and portable devices which utilize multiple processors”。 说明书背景技术部分描述了多个处理器共享闪存的架构是为了减少PCB面积和组件成本，这通常暗示处理器是独立的芯片。 | **隐含公开**。对比文件虽然没有明确声明第一处理器和第二处理器位于不同芯片上，但其发明目的之一是减少PCB面积和组件成本（见[0005]段），这通常是通过将多个独立的处理器芯片共享一个外部存储器来实现的。本领域技术人员在阅读对比文件后，结合多处理器系统设计的常规知识，可以合理地推断，该架构中的“多个处理器”很可能是位于不同芯片上的独立处理器，以实现组件共享和成本节约的目的。因此，特征K被对比文件隐含公开。 |
| **L：其中所述可执行软件图像的所述部分被加载到所述次要处理器的所述系统存储器中，而不将整个可执行软件图像存储在所述硬件缓冲器中。《未公开》** | 说明书第[0025]-[0026]段描述了第二处理器从处理器桥获取数据并存储到RAM。未提及硬件缓冲器（处理器桥）的大小或是否存储整个图像。 | **未公开**。对比文件描述了第二处理器获取“data”或“all the data”，并将其存储到RAM中。但并未描述数据是分批次传送还是一次性传送，也未描述处理器桥（硬件缓冲器）的容量是否足以容纳整个可执行软件图像。目标专利明确强调了“不将整个可执行软件图像存储在所述硬件缓冲器中”，这是其实现高效流式传输和直接加载的一个方面。对比文件没有提供任何信息来支持或否定这一特征。因此，特征L未被公开。 |
| **M：其被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元中的至少一者中。《直接公开》** | 说明书第[0005]段：“This not only includes local area and macroscopic networks, but also IC's and portable devices which utilize multiple processors”。 说明书第[0020]段举例：“for example, an ARM CPU that is used to calculate navigation data in a GPS receiver”。 | **直接公开**。对比文件在其技术领域和应用背景中明确提到了该发明可用于“便携式设备”（portable devices），并具体举例说明了其处理器可用于“GPS接收器”中。GPS接收器是典型的导航装置。此外，结合其描述的共享存储器以减少PCB面积和成本的目的，该技术方案显然适用于移动电话、PDA（手持式个人通信系统PCS单元）、便携式数据单元等设备。本领域技术人员能够直接且毫无疑义地确定，对比文件所公开的多处理器系统可以被集成到目标专利权利要求M所列举的至少一种设备（如导航装置）中。因此，特征M被对比文件直接公开。 |
<<<D>>><<<E>>><<<J>>><<<M>>><<<f>>><<<k>>>